[发明专利]一种通过SGPIO共接多种设备的方法、系统及介质

权利要求书

1.一种通过SGPIO共接多种设备的方法，其特征在于，包括以下步骤：

将至少两个CPLD以并联的方式通过一个SGPIO连接至BMC；

所述BMC执行响应策略，发送控制信号并携带校验码至第一CPLD；

所述第一CPLD验证校验码是否正确，若正确，则通知第二CPLD将第二CPLD的第二SDo端口设为高阻态；

所述第一CPLD根据所述控制信号将CPLD数据返回至所述BMC。

2.根据权利要求1所述的通过SGPIO共接多种设备的方法，其特征在于：所述BMC执行响应策略，发送控制信号并携带校验码至第一CPLD的步骤进一步包括：所述响应策略包括第一响应策略及第二响应策略；

所述校验码包括地址校验码及奇偶校验码。

3.根据权利要求2所述的通过SGPIO共接多种设备的方法，其特征在于：所述所述BMC执行响应策略，发送控制信号并携带校验码至第一CPLD的步骤进一步包括：

若所述BMC执行所述第一响应策略，则BMC通过第一SDo接口将控制信号及地址校验码发送至第一CPLD的第二SDi接口；

若第一CPLD对所述地址校验码校验成功，则第一CPLD通过第二SDo接口将控制信号对应的所述CPLD数据返回至所述BMC的第一SDi接口。

4.根据权利要求2所述的通过SGPIO共接多种设备的方法，其特征在于：所述所述BMC执行响应策略，发送控制信号并携带校验码至第一CPLD的步骤进一步包括：

若所述BMC执行所述第二响应策略，则BMC通过第一SDo接口将控制信号及奇偶校验码发送至第一CPLD的第二SDi接口；

所述第一CPLD根据所述奇偶校验码的奇偶性执行奇偶定位操作或BMC数据写入操作。

5.根据权利要求4所述的通过SGPIO共接多种设备的方法，其特征在于：所述执行奇偶定位操作的步骤进一步包括：

若所述奇偶校验码的末尾为奇数，则根据所述奇偶校验码执行奇偶定位操作，定位所述第一CPLD的地址；

所述第一CPLD根据时序信号将所述CPLD数据返回至所述BMC。

6.根据权利要求4所述的通过SGPIO共接多种设备的方法，其特征在于：所述BMC数据写入操作的步骤进一步包括：

若所述奇偶校验码的末尾为偶数，导通所述第一CPLD的第二SDo接口，并根据时序信号，所述BMC将BMC数据写入所述第一CPLD。

7.根据权利要求1所述的通过SGPIO共接多种设备的方法，其特征在于：所述所述第一CPLD验证校验码是否正确，若正确，则通知第二CPLD将第二SDo端口设为高阻态的步骤进一步包括：若不正确，则所述第一CPLD执行告警操作。

8.一种通过SGPIO共接多种设备的系统，其特征在于，包括：BMC、响应单元、校验单元、告警单元及若干CPLD；

所述BMC分别与所述响应单元、校验单元、告警单元及若干CPLD连接；

若干所述CPLD以并联的方式通过一个SGPIO与所述BMC连接；

所述响应单元设有响应策略，当BMC发送控制信号及校验码至CPLD时，触发响应策略；

所述校验单元用于对所述校验码执行校验操作，若校验失败，则通知告警单元执行告警操作，若校验成功，则所述CPLD执行响应策略；

接收到所述控制信号的所述CPLD，通知未接收到所述控制信号的所述CPLD的第二SDo端口输出高阻态。

9.根据权利要求8所述的通过SGPIO共接多种设备的系统，其特征在于：还包括定位单元，所述定位单元设有所述CPLD的位置信息；

所述校验码根据所述位置信息生成。

10.一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，其特征在于，所述计算机程序被处理器执行时，实现权利要求1-7任一项所述的通过SGPIO共接多种设备的方法步骤。