[发明专利]半导体材料及其制备方法和应用

说明书

本发明提供一种半导体材料及其制备方法和应用。半导体材料，包括依次层叠设置的硅衬底、缓冲层和外延层；所述缓冲层包括一层或多层IIA‑VIA族元素层，每层所述IIA‑VIA族元素层均包括IIA族和VIA族元素；所述外延层包括IIIA族和VA族元素。半导体材料的制备方法，包括：将所述硅衬底加热进行预处理，然后依次在所述硅衬底上生长所述缓冲层和所述外延层。所述半导体材料的应用，用于激光器和探测器。本申请提供的半导体材料，以同时解决晶格失配和热膨胀系数差异问题。

技术领域

本发明涉及半导体领域，尤其涉及一种半导体材料及其制备方法和应用。

背景技术

现阶段在以硅材料为衬底生长III-V族半导体，是半导体光电子技术发展的趋势，具有诸多技术优势。首先，以硅材料为衬底，衬底便宜，而且尺寸大，因此可以降低基于III-V族半导体材料的器件制作成本；此外一旦实现大尺寸生长，即可满足红外波段焦平面探测器领域的重要需求。其次，以硅材料为主的微电子工艺成熟，将III-V族材料与之结合，在提高器件集成性，调制速度，扩展应用领域方面具有重要意义。

然而，硅材料与III-V族半导体存在着晶格失配和热失配问题，因此在III-V族外延过程中，会引入位错等缺陷，严重降低外延材料质量。因此发展更好的外延生长技术十分重要。

目前有主两条技术路线：(1)解决晶格失配方面，引入用于降低硅和III-V族材料晶格失配的缓冲层，如单层的Ge、GaAs、AlSb层等以及超晶格位错过滤层，但上述缓冲层厚度较厚(一般大于2000nm)，因此外延成本较高；(2)解决热膨胀系数差异方面，采用镂空图形化硅衬底，但衬底制造流程较为复杂，成本较高。上述路线中，没有一种办法可以同时解决晶格失配和热膨胀系数差异问题。

有鉴于此，特提出本申请。

发明内容

本发明的目的在于提供一种半导体材料及其制备方法和应用，以解决上述问题。

为实现以上目的，本发明特采用以下技术方案：

一种半导体材料，包括依次层叠设置的硅衬底、缓冲层和外延层；

所述缓冲层包括一层或多层IIA-VIA族元素层，每层所述IIA-VIA族元素层均包括IIA族和VIA族元素；所述外延层包括IIIA族和VA族元素。

优选地，所述缓冲层包括CdTe层、ZnTe层、ZnSe层和CdSe层中的一种或多种；

优选地，所述IIA-VIA族元素层的厚度为100-2000nm。

可选地，所述IIA-VIA族元素层的厚度可以为100nm、200nm、500nm、1000nm、1500nm、2000nm以及100-2000nm之间的任一值。

优选地，所述缓冲层包括多层所述IIA-VIA族元素层；

与所述硅衬底邻接的IIA-VIA族元素层的晶格常数和/或热膨胀系数接近所述硅衬底的晶格常数和/或热膨胀系数，与所述外延层邻接的IIA-VIA族元素层的晶格常数和/或热膨胀系数接近所述外延层的晶格常数和/或热膨胀系数，与所述硅衬底和所述外延层均不邻接的IIA-VIA族元素层的晶格常数和/或热膨胀系数介于所述硅衬底和所述外延层的晶格常数和/或热膨胀系数之间。

优选地，所述外延层包括InSb、InAs、GaAs以及包含III-V族元素的掺杂材料、合金材料、量子阱、超晶格材料中的一种或多种；

优选地，所述外延层的厚度为10-1000nm。

可选地，所述外延层的厚度可以为10nm、50nm、100nm、200nm、300nm、400nm、500nm、600nm、700nm、800nm、900nm、1000nm以及10-1000nm之间的任一值。