[发明专利]屏蔽栅沟槽场效应晶体管结构及其制备方法

说明书

本发明提供一种屏蔽栅沟槽场效应晶体管结构及其制备方法，通过将第一深沟槽及第二深沟槽设置为在不同的深沟槽中且以相间隔的方式排布，避免了晶体管存在不同步开启和关断状态的问题，另使多个阻值相同的电阻R_DS(on)形成并联形式，总电阻相当于R_DS(on)/n，n为元胞个数，极大程度上降低了导通电阻，降低器件静态损耗；第一深沟槽的底部区域中填充有BSG材料，降低了器件栅漏交叠面积，从而降低栅漏电容，进而提高器件开关速度，降低器件动态损耗；第一P型环形层及第二P型环形层分别与N型外延层耗尽，随电压增大，相邻第一深沟槽与第二深沟槽的耗尽层相连通，进一步降低器件漏源泄漏电流Idss，降低器件静态损耗并阻止了软击穿的发生；工艺步骤简单，成本低。

技术领域

本发明属于半导体器件设计及制造领域，特别是涉及一种屏蔽栅沟槽场效应晶体管结构及其制备方法。

背景技术

随着半导体技术的不断发展，金属氧化物半导体场效应晶体管(MOSFET)的结构也得到不断改进。屏蔽栅沟槽场效应晶体管(Split Gate Trench MOSFET，简称SGT-MOSFET)就是其中的一种改进结构，通过引入屏蔽栅结构降低器件栅漏交叠面积，进而降低栅漏电容，达到提高开关速度，降低器件动态损耗的目的。因此，屏蔽栅沟槽MOS器件广泛应用于各类电力电子系统。

目前屏蔽栅沟槽场效应晶体管以屏蔽栅与控制栅之间的位置关系分为两种常用结构，第一种是如图1所示的上下结构SGT，其中控制栅30与屏蔽栅31形成于同一深沟槽34中，且控制栅30位于屏蔽栅31的上方，该结构为了使屏蔽栅31和控制栅30之间达到较好的隔离效果，以降低栅源泄漏电流Igss，需要HDPCVD工艺沉积高质量氧化膜，且工艺复杂，尤其在中高压应用场合，为了承担较高的击穿电压，需要更深的槽来降低器件导通电阻，进一步加深工艺难度；第二种是如图2所示的左右结构SGT，该结构中在同一深沟槽34中并列形成屏蔽栅31和控制栅30，不需要额外的HDPCVD工艺形成高质量氧化膜，但由于两个控制栅30形成于同一沟槽中，器件存在不同步开启和关断状态。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种屏蔽栅沟槽场效应晶体管结构及其制备方法，用于解决现有技术中上下结构的屏蔽栅沟槽场效应晶体管制备工艺复杂，以及左右结构的屏蔽栅沟槽场效应晶体管存在不同步开启和关断状态等的问题。

为实现上述目的及其他相关目的，本发明提供一种屏蔽栅沟槽场效应晶体管结构，所述场效应晶体管结构包括：

衬底；

N型外延层，形成于所述衬底上；

间隔设置的第一深沟槽及第二深沟槽，形成于所述N型外延层中；

第一BSG材料层及第二BSG材料层，所述第一BSG材料层由下向上填充于所述第一深沟槽的部分区域中，所述第二BSG材料层填充于所述第二深沟槽中；

第一P型环形层及第二P型环形层，所述第一P型环形层形成于所述第一BSG材料层的外周，所述第二P型环形层形成于所述第二BSG材料层的外周；

栅氧层，形成于所述第一深沟槽剩余部分区域的内壁上；

栅极多晶硅层，填充于所述第一深沟槽的剩余部分区域中；

P型体区，形成于所述N型外延层中；

N型源区，形成于所述P型体区中；

介质层，形成于所述N型外延层上，所述介质层中形成有栅极接触孔，所述栅极接触孔填充有金属层以形成栅端；

源端，形成于所述P型体区、N型源区及第二深沟槽上；

漏端，形成于所述衬底背面。

可选地，所述漏端包括依次沉积的钛层、镍层及银层。