[发明专利]三维存储器及其制备方法

权利要求书

1.一种三维存储器的制备方法，其特征在于，包括：

提供衬底；

在所述衬底上形成第一绝缘层与第一牺牲层交替堆叠设置的第一堆叠层；

刻蚀所述第一堆叠层，以形成贯穿所述第一堆叠层的第一沟道孔；

沿所述第一沟道孔的侧壁形成介电层；

在所述第一沟道孔内填充牺牲介质，所述介电层隔离所述牺牲介质与所述第一牺牲层；

在所述第一堆叠层上形成第二堆叠层，所述第二堆叠层包括多层交替堆叠的第二绝缘层及第二牺牲层；

刻蚀所述第二堆叠层，形成与所述第一沟道孔一一对应的第二沟道孔，所述第二沟道孔露出至少部分所述牺牲介质；

置换所述第一牺牲层为栅极层；其中，在将所述第一牺牲层置换为栅极层的工艺中，所述介电层阻挡所述栅极层的材料进入第一沟道孔内。

2.如权利要求1所述的制备方法，其特征在于，所述介电层的介电常数大于或等于3.9法/米。

3.如权利要求1所述的制备方法，其特征在于，所述介电层为氧化铝。

4.如权利要求1至3中任一项所述的制备方法，其特征在于，所述第一沟道孔与所述第二沟道孔的数量为多个，在所述“刻蚀所述第二堆叠层，形成与所述第一沟道孔一一对应的第二沟道孔”包括：

至少一个所述第二沟道孔未贯穿所述第二堆叠层，对应的所述第一沟道孔内的所述牺牲介质未露出。

5.如权利要求1至3中任一项所述的制备方法，其特征在于，所述“刻蚀所述第二堆叠层，形成与所述第一沟道孔一一对应的第二沟道孔”之后，所述制备方法还包括：

刻蚀所述牺牲介质，以连通所述第一沟道孔与所述第二沟道孔。

6.如权利要求5所述的制备方法，其特征在于，所述“刻蚀所述牺牲介质，以连通所述第一沟道孔与所述第二沟道孔”之后，所述制备方法还包括：

刻蚀所述介电层，以使所述第一绝缘层及所述第一牺牲层相对所述第一沟道孔露出。

7.如权利要求1至3中任一项所述的制备方法，其特征在于，所述“刻蚀所述第二堆叠层，形成与所述第一沟道孔一一对应的第二沟道孔”之后，所述制备方法还包括：

采用同一道工序刻蚀所述牺牲介质与所述介电层，以连通所述第一沟道孔与所述第二沟道孔。

8.如权利要求5至7中任意一项所述的制备方法，其特征在于，在所述“刻蚀所述第二堆叠层，形成与所述第一沟道孔一一对应的第二沟道孔”之后，所述制备方法还包括：

沿所述第一沟道孔与所述第二沟道孔的轴向方向上形成阻挡层；

刻蚀所述第一堆叠层与所述第二堆叠层，以形成贯穿所述第一堆叠层与所述第二堆叠层的沟槽；

通过所述沟槽将所述第一堆叠层与所述第二堆叠层中的导电层置换为栅极层；其中，所述栅极层采用材料的导电性大于所述导电层采用材料的导电性，所述阻挡层阻挡所述栅极层的材料进入所述第一沟道孔和/或所述第二沟道孔内。

9.如权利要求8所述的制备方法，其特征在于，所述第一沟道孔延伸至所述衬底，在所述“沿所述第一沟道孔的侧壁形成介电层”之前，且在所述“刻蚀所述第一堆叠层，以形成贯穿所述第一堆叠层的第一沟道孔”之后，所述制备方法还包括：

沿所述衬底选择性外延生长半导体结构。

10.如权利要求9所述的制备方法，其特征在于，在所述“刻蚀所述第一堆叠层与所述第二堆叠层，以形成贯穿所述第一堆叠层与所述第二堆叠层的沟槽”之前，且在所述“沿所述第一沟道孔与所述第二沟道孔的侧壁形成阻挡层”之后，所述制备方法还包括：

沿所述第一沟道孔与所述第二沟道孔的轴向方向上形成存储结构，部分所述存储结构接触所述半导体结构电连接。