[发明专利]RISC-V处理器的内存数据读写方法及装置、处理器、存储介质

说明书

本申请公开了一种RISC‑V处理器的内存数据读写方法及装置、处理器、存储介质。所述RISC‑V处理器的内核状态分为安全世界和普通世界，所述RISC‑V处理器的内存资源分为安全区域和非安全区域，该方法包括：根据secstatus控制寄存器中的安全状态，通过流水线结构读取下一条指令并对其进行译码，获得操作类型和虚拟地址；当所述操作类型为读或写内存时，将所述虚拟地址与所述安全状态一起依次与内存管理单元中的一级转译后备缓冲器、二级转译后备缓冲器和页表遍历模块进行安全匹配；当所述安全匹配发生安全命中时得到物理地址，将所得物理地址传输至一级缓存中进行内存数据读或写操作。本发明的方法，对RISC‑V处理器进行硬件隔离，保证了RISC‑V处理器对内存数据进行读写时的安全性。

技术领域

本申请涉及微处理器领域，尤其涉及一种RISC-V处理器的内存数据读写方法及装置、处理器、存储介质。

背景技术

随着IoT(Internet of Things，物联网)迅猛的发展，越来越多的移动设备应运而生，这些移动设备通常会存储用户的各种私人信息，有些设备甚至还具有处理移动支付的功能。因此，对设备中微处理器的安全性提出了新的挑战。

作为新兴的指令集架构，RISC-V相较于ARM架构具有完全开源、低成本、轻量化、模块化等特点，同时RISC-V还易于移植Linux系统，拥有完整的工具链。由于上述优点，使得RISC-V迅速在物联网领域中的微处理器架构中占据了一席之地，近年来，越来越多的芯片厂商选择RISC-V指令集架构来取代Arm。

在实现本发明过程中，发明人发现现有技术中至少存在如下问题：

当前RISC-V处理器还是缺少在硬件层面上对处理器的内存数据进行安全防护的方案，无法通过硬件来保护处理器的内存数据免受恶意软件的攻击与篡改。

发明内容

本申请实施例的目的是提供一种RISC-V处理器的内存数据读写方法及装置、处理器、存储介质，以解决相关技术中RISC-V处理器安全性不足的技术问题。

根据本申请实施例的第一方面，提供一种RISC-V处理器的内存数据读写方法，应用于RISC-V处理器，所述RISC-V处理器的内核状态分为安全世界和普通世界，所述RISC-V处理器的内存资源分为安全区域和非安全区域，该方法包括：

根据secstatus控制寄存器中的安全状态，当所述安全状态为安全世界时，从安全程序计数器中读取下一条指令的地址，当所述安全状态为普通世界时，从程序计数器中读取下一条指令的地址，并通过流水线结构读取下一条指令；

通过流水线结构对所述下一条指令进行译码并执行，获得操作类型、源寄存器、目标寄存器和操作数；

当所述安全状态为安全世界时，根据流水线结构的译码结果对安全通用寄存器进行源寄存器的读操作；当所述安全状态为普通世界时，根据流水线结构的译码结果对通用寄存器进行源寄存器的读操作，并将得到的数据与所述操作数进行逻辑运算；

当所述下一条指令的操作类型为读或写内存时，将所述虚拟地址与所述安全状态传输至内存管理单元中，所述内存管理单元包括一级转译后备缓冲器、二级转译后备缓冲器和页表遍历模块；

将所述虚拟地址与所述安全状态一起依次与所述一级转译后备缓冲器、二级转译后备缓冲器和页表遍历模块进行安全匹配，当所述安全匹配发生安全命中时得到物理地址，将所得物理地址传输至一级缓存中进行内存数据读或写操作；

通过流水线结构对所述目标寄存器进行写回操作，当所述安全状态为安全世界时，将执行结果或读取到的内存数据写回安全通用寄存器中的目标寄存器，当所述安全状态为普通世界时，将执行结果或读取到的内存数据写回通用寄存器中的目标寄存器。