[发明专利]一种三维存储器的纠错方法及装置

说明书

本申请实施例提供了一种三维存储器的纠错方法及装置，确定位于目标层的目标存储单元后，在目标存储单元的相邻层的编程单元施加编程电压，以利用字线串扰效应向目标存储单元注入电子，编程单元最终编程到的阈值电压高于存储器的存储单元的最高阈值电压，编程单元和目标存储单元串联连接，即本申请实施例中可以利用字线串扰效应对目标存储单元进行重编程，使目标存储单元的阈值电压增加到较大的数值，延长了目标存储单元的阈值电压再次降低到读电压之下的时间，延长了目标存储单元的数据保持时间，相比于现有技术中利用读电压脉冲和编程抑制电压脉冲的方式进行电子注入，本申请实施例可以在一个编程周期内完成对目标存储单元的充电，充电效率高。

技术领域

本发明涉及半导体器件及其制造领域，特别涉及一种三维存储器的纠错方法及装置。

背景技术

半导体存储器件的特点可为易失性的或非易失性的，尽管易失性半导体存储器件可以高速执行读取操作和写入操作，但是在断电状态下存储在易失性半导体存储器件中的内容会丢失。相反，非易失性半导体存储器件的特点是无论是否加电均保留存储的内容。闪存器件(Flash memory)是典型的非易失性半导体存储器件的示例，闪存器件可以被广泛地用作数据存储介质。

随着对大容量存储装置的需求增大，正在广泛的使用每单元存储多比特的多级单元存储器件或多比特存储器件。在采用多级单元的存储器件中，可以在浮栅或电荷俘获层中注入不同数量的电子可以得到不同的阈值电压，从而表示不同的逻辑态，以多层单元(Multi-Level Cell，MLC)NAND Flash为例，在读取数据时，通过在栅极施加3个不同的读取电压，来区分四个逻辑态。

然而存储单元的阈值电压通常随着存储器件的特性、时间的流逝和/或外围温度而变化，例如浮栅或电荷俘获层中的电子会随着时间的增加逐渐流失，使存储单元的阈值电压减小，当存储单元的阈值电压从高于相对应的读取电压减小到低于相对应的读取电压的电压，将会导致存储单元产生读取错误，称为数据保持错误(data retention error)，数据保持错误会随着存储时间的增加逐渐增多。差错控制编码(Error Correcting Code，ECC)可以纠正读出数据的错误，是保证写入数据和读出数据的一致性，提高存储系统可靠性的重要手段。但ECC也有一定的纠错范围，如果读出数据的原始误码率较高，将会超出差错控制编码的纠错能力，无法正确的恢复出写入的数据。

参考图1所示，为目前一种数据存储示意图，横坐标为阈值电压(threholdvoltage)，纵坐标为存储单元的数量，图中以E、P1、P2、P3态为例进行说明，实线表示数据写入到闪存中的零时刻存储单元的阈值电压所形成的初始阈值电压分布态，虚线表示经过一段存储时间后闪存的阈值电压分布态，从图中可以看出，经过一段存储时间后，由于存储单元所保持的电荷泄漏，导致闪存的阈值电压分布态向阈值电压较小的一侧偏移，即分布态左移，如果这时候使用数据写入零时刻所使用的读电压Vread1、Vread2、Vread3对闪存进行读操作，将会导致读出数据的误码率较高。很有可能无法通过ECC校验，无法得到正确的存储数据。

数据保持错误是NAND Flash数据错误中最主要的成分，对NAND Flash可靠性影响最大，数据存储后最终能够被正确读出时所对应的最长存储时间成为数据保持(dataretention)时间，如何延长data retention时间，是本领域重要的研究方向。