[发明专利]一种集成磁器件、变压器及电源系统

说明书

本申请公开了一种集成磁器件、变压器及电源系统，其中集成磁器件包括：集成磁芯和PCB绕组；PCB绕组为偶数层；集成磁芯包括对称分布的M个磁柱；M为大于等于2的整数；M个磁柱中每两个磁柱组成一组；每层PCB绕组将电流路径沿着M个磁柱分为M路，再将M路电流路径中两两电流路径合并后沿着每组磁柱中的一个磁柱绕制N匝，N为正整数；再沿着每组磁柱中的另一磁柱绕制N匝，最后所有电流路径合并，以实现单个磁柱上每层PCB绕组绕制分数匝。因此对于奇数匝PCB绕组在偶数层上可以实现平均分布，PCB绕组的层与层之间，每个磁柱之间的PCB绕组结构对称。因此电流分布更加均匀，降低PCB绕组中的电流带来的电能损耗。

技术领域

本申请涉及电力电子技术领域，尤其涉及一种集成磁器件、变压器及电源系统。

背景技术

目前，电源领域对于磁器件的体积要求越来越高，即希望磁器件的体积越小越好，从而可以降低整个电源的体积。因此，目前很多磁器件采用PCB绕组的平面功率器件来实现。例如，将单磁柱变压器分解为多磁柱变压器，可以有效降低变压器绕组的实现难度，更好适应高压输入，低压大电流输出的应用场景。

在多磁柱的集成磁器件中，一般印刷电路板(PCB，Print Circurt Board)绕组的层数为偶数，偶数层的PCB绕组套设在单个磁柱上。例如单个磁柱上的PCB绕组匝数共为8匝，PCB绕组的层数为4层，则平均每层PCB绕组包括2匝。由于目前每层PCB绕组仅能设置整数匝，因此，单个磁柱上的PCB绕组的总匝数为奇数时，对于偶数层的PCB绕组无法平均分配。例如单个磁柱上的PCB绕组的总匝数为9匝，PCB绕组的层数为6层，如果平均分配，则每层需要设置1.5匝PCB绕组，但是目前都是每层设置整数匝的PCB绕组，无法实现分数匝PCB绕组的分布。

如果PCB绕组在各层PCB电路板之间分布不均匀，将增加损耗。

发明内容

为了解决以上技术问题，本申请提供一种集成磁器件、变压器及电源系统，能够实现奇数匝PCB绕组或分数匝PCB绕组在各层之间的平均分布。

本申请实施例提供的集成磁器件，包括集成磁芯和偶数层的PCB绕组；集成磁芯包括对称分布的M个磁柱；M为大于等于2的整数；M个磁柱中每两个磁柱组成一组；每层的PCB绕组将电流路径沿着M个磁柱分为M路，即M个磁柱将电流路径分为M路，可以平均分配，也可以不平均分配，为了使电流分配更均匀，降低功耗，可以平均分配为M路。再将M路电流路径中两两电流路径汇合后沿着每组磁柱中的一个磁柱绕制N匝，再沿着每组磁柱中的另一磁柱绕制N匝，最后所有电流路径合并，以实现单个磁柱上每层PCB绕组绕制分数匝，N为正整数。

本申请不限定多个磁柱的实现形式，例如可以由多个ER磁芯的磁柱来实现，也可以由EI磁芯的磁柱来实现，本申请实施例不做具体限定。磁柱的数量可以根据实际场景来选择，例如2个、4个、6个或8个等，磁柱的数量越多，则每层绕制的PCB绕组越多，从而可以降低集成磁器件的厚度，适用于厚度要求较薄的场合。PCB绕组的层数本申请也不具体限定。

本实施例提供的集成磁器件，每层PCB绕组将电流路径沿着M个磁柱分为M路，再将M路电流路径中两两电流路径合并后沿着每组磁柱中的一个磁柱绕制N匝，同理，以此循环，再沿着每组磁柱中的另一磁柱绕制N匝，最后所有电流路径合并，以实现单个磁柱上每层PCB绕组绕制分数匝。如果电流路径沿着M个磁柱平均分配，则两路合并后沿磁柱绕制N匝，因此相当于沿磁柱绕制了2N/M匝；由于该技术方案基于集成磁芯实现PCB绕组在单层单个磁柱上绕制分数匝，因此对于奇数匝PCB绕组在偶数层上可以实现平均分布，从而实现PCB绕组的层与层之间，每个磁柱之间的PCB绕组结构对称。由于每层的PCB绕组可以实现平均分配，因此电流分布更加均匀，从而可以降低PCB绕组中的电流带来的电能损耗。

为了使PCB绕组中的电流分布更加均匀，可以沿着M个磁柱将电流路径平均分为M路。