[发明专利]刷新频率可变的显示设备、其显示方法及时钟控制板

说明书

本发明提供一种刷新频率可变的显示设备及其显示方法、时钟控制板。显示设备包括时钟控制板以及显示面板；所述显示面板包括多个栅驱动芯片、多个源驱动芯片、多条扫描线、多条数据线以及多个阵列分布的像素，所述时钟控制板用以控制所述栅驱动芯片提供扫描信号且控制所述源驱动芯片提供数据信号以分别驱动所述多个像素进行显示，每一显示帧后具有一个间隔时间，在所述间隔时间内，所述源驱动芯片提供的所述数据信号的电压大于或等于所述显示帧内，所述源驱动芯片提供的所述数据信号的电压。本发明大大减小对应的第一晶体管漏电，缩小不同频率切换的压差，从而改善显示器刷新时的显示效果，使得显示亮度均匀。

技术领域

本申请涉及显示技术领域，尤其涉及一种刷新频率可变的显示设备、其显示方法及时钟控制板。

背景技术

当前市场终端多采用显示器自适应刷新技术VRR(Variable Refresh Rate)，以提升显示效果。黑画面阶段为在显示过程中，相邻的多帧扫描信号之间的间隔时间。在黑画面阶段(blank time)，影示器未提供灰阶影像讯号且像素处于闭锁状态(此时，像素因其像素电容而维持原本的灰阶亮度)以准备切换至下一帧的灰阶影像讯号。当显示器切换不同刷新频率时，低刷新频率的黑画面阶段(blank time)相对于高刷新频率的黑画面阶段时间长，漏电时间长，像素电压降低，出现亮度明显下降。

图1、图2为现有显示器刷新率可变技术在不同频率下像素电路漏电的示意图。图1示意像素电路中的晶体管。晶体管的栅极连接扫描信号Scan，晶体管的漏极连接数据信号Data，晶体管的源极连接像素的驱动端Pixel。采用低频率为48Hz、高频率为120Hz为例。低刷新频率的显示阶段时长均为3.2ms，黑画面阶段时长为17.6ms。高刷新频率的显示阶段时长均为8ms，黑画面阶段时长为0.34ms。在黑画面阶段数据信号Data给的是黑画面信号。该黑画面信号的电压一般小于像素驱动端Pixel的电压。因此像素驱动端Pixel与数据信号Data之间产生压差，通过晶体管的源极向漏极漏电。漏电方向在图1中用箭头表示。图2中以时间t为横轴，以电压V为纵轴，展示了低刷新频率48Hz相对于高刷新频率120Hz因为低刷新频率的黑画面阶段的时间长，导致漏电时间长，像素电压降低为V_PL，明显低于高刷新频率120Hz的像素电压V_PH，出现亮度明显下降的情况。

目前业界的测试手段有两种：其一为刷新频率切换时检查员目视主观的判定画面是否闪烁；其二为刷新频率切换时客观的亮度数据量测。VRR亮度衡量公式为：其中L_Fmax为高工作频率时的画面亮度，L_Fmin为最低工作频率的画面亮度,F_max为最高工作频率，F_min为最低工作频率。由于晶体管产品固有的漏电特性，刷新频率切换时的画面闪烁或亮度下降的改善较为困难。

发明内容

本发明的目的在于，提供一种刷新频率可变的显示设备、其显示方法及时钟控制板，以解决现有显示器自适应刷新技术在切换至低刷新频率时出现亮度下降或画面闪烁的技术问题。

为实现上述目的，本发明提供一种刷新频率可变的显示设备，包括时钟控制板以及显示面板；所述显示面板包括多个栅驱动芯片、多个源驱动芯片、多条扫描线、多条数据线以及多个阵列分布的像素，其中，所述时钟控制板分别与所述多个栅驱动芯片及多个源驱动芯片电连接；每个所述栅驱动芯片通过一条所述扫描线电连接若干所述像素；每个所述源驱动芯片通过一条所述数据线电连接若干所述像素；每个所述像素包含像素驱动电路；每个所述像素驱动电路包含第一晶体管；所述第一晶体管的栅极与一条所述扫描线电连接；所述第一晶体管的漏极与一条所述数据线电连接；所述时钟控制板用以控制所述栅驱动芯片提供扫描信号且控制所述源驱动芯片提供数据信号以分别驱动所述多个像素进行显示，其中，所述显示面板用以显示多个显示帧的影像讯号，每一所述显示帧后具有一个间隔时间，在所述间隔时间内，所述源驱动芯片提供的所述数据信号的电压大于或等于所述显示帧内所述源驱动芯片提供的所述数据信号的电压。