[发明专利]削角IC、显示面板及显示装置

说明书

本申请实施例提供了削角IC、显示面板及显示装置，应用于电子技术领域，利用本申请实施例中的削角IC来改善MLG关机波形，可以满足生成多阶栅驱动信号的需求。同时，可以有效改善MLG信号的关机波形，使得经过削角IC的VGHM可以跟随PMIC产生的VGH进行掉电，进而可通过增加PMIC处的电容来延长掉电时间，使得Gate IC的关机Discharge更充分，更多释放屏内残留电荷，能够在减少对VGHM波形影响的情况下，减少开关机闪屏、残影的情况。

技术领域

本申请涉及电子技术领域，特别是涉及削角IC、显示面板及显示装置。

背景技术

随着电子技术的不断发展，针对显示屏显示效果的要求也越来越高。针对TFT(Thin Film Transistor，即薄膜场效应晶体管)-LCD(Liquid Crystal Display，液晶显示器)，随着技术进步以及节约成本的考虑，大部分采用GOA(Gate Driver on Array，基板行驱动技术)，不过仍然有一些产品，需要采用Gate Driver(门驱动器)技术。

在采集Gate Driver的显示屏中，为了生成MLG(Multi-level Gate，多阶栅驱动)信号，以减小像素馈入电压，会增加削角IC(Integrated Circuit，集成电路)，用于对输送至Gate(栅极)IC使用的的VGH(栅极开启电压)进行削角处理。在遇见开关机闪屏或者一些其他不良情况时，相关技术中常用的方法是延长关机栅极打开Discharge(放电)的时间，以尽可能得多释放屏内电荷，避免残留，会在PMIC(Power Management IC，电源管理集成电路)产生VGH电压处增加电容，延长VGH电压的掉电时间。

但是，发明人在研究中发现，在不良解析调试中，一些常见的VGH的削角IC，如Richtek的8901B(一种削角IC的型号)等，在PMIC处增加VGH的电容，PMIC产生的VGH和经过削角IC之后的VGHM在关机时的掉电速度对比图如图1所示，可见并无法延长关机时经过削角IC后输送给Gate IC的VGHM的掉电时间，给不良解析带来了一定的局限性，仍然会存在关机闪屏的情况；并且如果在削角IC产生VGHM(高的栅极驱动电压)的地方增加电容，可能会影响运行时削角IC正常产生VGHM的波形。

发明内容

本申请实施例的目的在于提供一种削角IC、显示面板及显示装置，以实现在减少对VGHM波形影响的情况下，减少关机闪屏的情况。具体技术方案如下：

第一方面，本申请实施例提供了一种削角集成电路IC，包括：

逻辑控制电路、第一P沟道金属氧化物半导体场效应晶体管P-MOS晶体管、第二P-MOS晶体管、第一比较器、第二比较器、与非门及与门；

所述逻辑控制电路的输入端分别与电源管理集成电路PMIC的VIO端、定时控制器集成电路TCON IC的OE2端连接，所述逻辑控制电路的输出端分别与所述第二比较器的输入端、所述与非门的输入端、所述与门的输入端连接；

所述第二比较器的输入端分别与所述PMIC的VIO端、所述逻辑控制电路连接，所述第二比较器的输出端与所述与门的输入端连接；

所述与门连接的输出端与所述第一P-MOS晶体管的栅极连接；

所述第一P-MOS晶体管的源极与的所述PMIC栅极开启电压VGH端连接，所述第一P-MOS晶体管的漏极分别与所述第二P-MOS晶体管的源极、所述第一比较器的输入端连接；

所述第一比较器的输入端与模拟电路电源AVDD、模拟地、所述第一P-MOS晶体管的漏极连接，所述第一比较器的输出端与所述与非门的输入端连接；

所述与非门的输出端与所述第二P-MOS晶体管的栅极连接，所述第二P-MOS晶体管的漏极与所述模拟地连接，所述第二P-MOS晶体管的源极与VGHM端连接。