[发明专利]一种3D NAND存储器及其制造方法

说明书

本发明提供一种3D NAND存储器及其制造方法，本发明在形成栅线缝隙之前首先在要形成共源极接触部的位置处形成第一顶部选择栅切线，该第一顶部选择栅切线的宽度大于栅线缝隙的宽度，使得形成的共源极接触的周围，由形成顶部选择栅切线的绝缘材料替换堆叠层由此增大了形成共源极的接触部的形成窗口，即使接触部与共源极接触稍有偏差，接触部也不会与桥接共源极接触两侧的栅极层，由此降低了器件的漏电风险，提高了器件的良率。同时，由于增大了接触部的形成窗口，因此一定程度上降低了接触部的制作难度。还可以利用同一掩膜形成第一顶部选择栅切线及第二顶部选择栅切线，节省了掩膜的制备并且节省了刻蚀步骤，因此降低了存储器的制造成本。

本申请是申请人“长江存储科技有限责任公司”于申请日2020年03月05日提交的申请号为202010146798.6，发明名称为“一种3DNAND存储器及其制造方法”的发明专利的分案申请。

技术领域

本发明涉及半导体集成电路制造领域，特别是涉及一种3D NAND存储器及其制造方法。

背景技术

随着集成电路中器件的特征尺寸的不断缩小，堆叠多个平面的存储单元以实现更大存储容量并实现每比特更低成本的3D存储器技术越来越受到青睐。

在3D NAND工艺中，通常通过形成栅线缝隙，形成堆叠栅极层，为了控制有效的栅极区域面积，需要对栅线缝隙的尺寸进行限制，由此使得栅线缝隙的尺寸非常有限，在后续通过栅线缝隙形成共源极并进一步形成共源极的接触部的时候，接触部与共源极的位置稍有偏差，便会导致接触部桥接共源极两侧的栅极层，产生漏电等危害，严重影响器件的使用。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种3D NAND存储器及其制造方法，本发明在共源极的共源极接触的两侧或者周围形成顶部选择栅切线，该顶部选择栅切线将共源极接触两侧的栅极堆叠层替换为绝缘层，增加了共源极的接触部的形成窗口，即使接触部与共源极接触有偏差，也不会桥接到两侧的栅极层，降低了漏电的风险，提高了器件的良率。

为实现上述目的及其它相关目的，本发明提供了一种3D NAND存储器的制造方法：该制造方法包括以下步骤：

提供衬底，在相互正交的第一方向和第二方向上，所述衬底具有衬底表面，沿与所述衬底表面垂直的第三方向在所述衬底表面上形成由绝缘层和牺牲层交替层叠的堆叠结构；

在所述堆叠结构的中形成多个第一顶部选择栅切线；

在所述堆叠结构中形成沿所述第一方向延伸的栅线缝隙，所述栅线缝隙穿过所述第一顶部选择栅切线，并且在所述第一顶部选择栅切线处，所述第一顶部选择栅切线形成所述栅线缝隙的侧壁；

在所述栅线缝隙中形成共源极，在所述第一顶部选择栅切线处，所述第一顶部选择栅切线覆盖所述共源极的侧壁；

形成与所述共源极电性导通的接触部，所述接触部位于侧壁由所述第一顶部选择栅切线覆盖的所述共源极上方。

可选地，提供衬底，在相互正交的第一方向和第二方向上，所述衬底具有衬底表面，沿与所述衬底表面垂直的第三方向在所述衬底表面上形成由绝缘层和牺牲层交替层叠的堆叠结构还包括以下步骤：

在所述衬底上依次沉积所述绝缘层和所述牺牲层形成第一堆叠结构；

在所述第一堆叠结构中形成沿所述第三方向贯穿所述堆叠结构的下沟道孔；

在所述第一堆叠结构上方继续沉积所述绝缘层和所述牺牲层形成第二堆叠结构。

可选地，上述3D NAND存储器制造方法还包括：在所述堆叠结构的中形成至少一个第二顶部选择栅切线。

可选地，在所述堆叠结构的顶部形成多个所述第一顶部选择栅切线包括以下步骤：