[发明专利]一种3D NAND存储器及其制造方法有效
申请号: | 202110383312.5 | 申请日: | 2020-04-30 |
公开(公告)号: | CN113178454B | 公开(公告)日: | 2023-05-12 |
发明(设计)人: | 孙中旺;夏志良;王迪;周文犀 | 申请(专利权)人: | 长江存储科技有限责任公司 |
主分类号: | H10B43/35 | 分类号: | H10B43/35;H10B43/27 |
代理公司: | 北京汉之知识产权代理事务所(普通合伙) 11479 | 代理人: | 高园园 |
地址: | 430074 湖北省武*** | 国省代码: | 湖北;42 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 nand 存储器 及其 制造 方法 | ||
1.一种3D NAND存储器制造方法,其特征在于,包括如下步骤:
提供衬底,在所述衬底上形成堆叠结构,所述堆叠结构包括底部牺牲层以及交替层叠的牺牲层及绝缘层;
形成贯穿所述堆叠结构的沟道结构;
形成贯穿所述堆叠结构并暴露所述底部牺牲层的栅线缝隙;
替换所述底部牺牲层形成源极层;
经所述栅线缝隙在所述源极层中形成开口,所述开口暴露所述衬底;
经所述栅线缝隙去除所述堆叠结构的所述牺牲层,形成栅极沟槽,其中,最下方一层的所述栅极沟槽暴露所述源极层的表面;
在所述源极层表面形成第一隔离层;
回刻蚀所述栅线缝隙底部的所述第一隔离层至暴露衬底;
在所述栅线缝隙的侧壁上形成第二隔离层;
在所述第二隔离层的表面及所述栅线缝隙底部形成与所述衬底连通的共源极材料层;以及
在所述栅线缝隙中形成共源极接触材料层。
2.根据权利要求1所述的3D NAND存储器制造方法,其特征在于,还包括如下步骤:
对所述源极层进行氧化处理,在所述源极层的表面及所述开口的侧壁和底部形成第一隔离层;
在所述栅极沟槽中形成栅极。
3.根据权利要求1所述的3D NAND存储器制造方法,其特征在于,还包括如下步骤:
在所述栅极沟槽暴露的所述源极层的表面沉积氧化物层以形成第一隔离层;
在所述栅极沟槽中形成栅极。
4.根据权利要求1所述的3D NAND存储器制造方法,其特征在于,提供衬底,在所述衬底上形成堆叠结构,还包括以下步骤:
在所述衬底上形成阻挡层;
在所述阻挡层上方形成第一牺牲材料层以及第二牺牲材料层;
在所述第二牺牲材料层上方交替形成所述牺牲层及绝缘层。
5.根据权利要求1所述的3D NAND存储器制造方法,其特征在于,替换所述底部牺牲层形成源极层之前,还包括以下步骤:
在所述栅线缝隙的侧壁及底部形成栅线间隔层;
去除所述栅线缝隙底部的栅线间隔层至暴露所述底部牺牲层。
6.根据权利要求4所述的3D NAND存储器制造方法,其特征在于,替换所述底部牺牲层形成源极层,还包括以下步骤:
去除所述第一牺牲材料层,暴露所述阻挡层、所述第二牺牲材料层以及所述沟道结构的电荷阻挡层;
去除所述衬底上的所述阻挡层以及暴露的所述电荷阻挡层,以暴露所述沟道结构的电荷俘获层;
去除所述第二牺牲材料层,以及暴露的所述电荷俘获层和所述电荷俘获层所覆盖的遂穿层,暴露所述沟道结构的沟道层,以形成沟槽;
在所述沟槽中填充导电材料形成源极层。
7.根据权利要求6所述的3D NAND存储器制造方法,其特征在于,在所述沟槽中填充导电材料形成源极层包括:在所述沟槽中填充P型多晶硅。
8.根据权利要求6所述的3D NAND存储器制造方法,其特征在于,去除所述第二牺牲材料层,以及暴露的所述电荷俘获层和所述电荷俘获层所覆盖的遂穿层,暴露所述沟道结构的沟道层,以形成沟槽,还包括以下步骤:
去除所述第二牺牲材料层,形成所述沟槽的第一部分;
去除所述电荷俘获层及所述电荷俘获层所覆盖的所述遂穿层,形成所述沟槽的第二部分,并且在所述堆叠结构的堆叠方向上,所述第二部分的宽度大于所述第一部分的宽度。
9.根据权利要求2或3所述的3D NAND存储器制造方法,其特征在于,在所述栅极沟槽中形成栅极,还包括以下步骤:
在所述栅极沟槽的侧壁上形成介电层;
在所述栅极沟槽中填充栅极导电材料。
10.根据权利要求9所述的3D NAND存储器制造方法,其特征在于,还包括:
对所述栅极导电材料进行回蚀刻;
对所述开口底部的所述介电层及所述第一隔离层进行刻蚀以暴露所述衬底。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于长江存储科技有限责任公司,未经长江存储科技有限责任公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202110383312.5/1.html,转载请声明来源钻瓜专利网。