[发明专利]3D存储器件及其制造方法

说明书

本申请公开了一种3D存储器件及其制造方法，该制造方法包括：在衬底上形成叠层结构，包括交替堆叠的层间牺牲层与介质层；在叠层结构表面形成掩模层；基于掩模层刻蚀叠层结构以形成多个台阶，至少层间牺牲层的侧壁被暴露；在牺牲层的侧壁形成隔离部，隔离部与介质层将层间牺牲层包围；以及采用刻蚀剂去除掩模层。该制造方法通过利用隔离部与介质层构成包围层间牺牲层，从而达到了在去除掩模层的过程中，保护层间牺牲层的目的。

技术领域

本发明涉及存储器技术，更具体地，涉及3D存储器件及其制造方法。

背景技术

半导体技术的发展方向是特征尺寸的减小和集成度的提高。对于存储器件而言，存储器件的存储密度的提高与半导体制造工艺的进步密切相关。随着半导体制造工艺的特征尺寸越来越小，存储器件的存储密度越来越高。

为了进一步提高存储密度，已经开发出三维结构的存储器件(即，3D存储器件)。该3D存储器件包括沿着垂直方向堆叠的多个存储单元，在单位面积的晶片上可以成倍地提高集成度，并且可以降低成本。在形成3D存储器件的台阶结构时，需要利用掩模层，在形成台阶结构之后，需要将掩模层去除。在现有技术中，通常采用硫酸与双氧水混合体系(SPM)对掩模层进行刻蚀，然而，使用SPM去除掩模层不仅效率慢，还会对层间牺牲层造成损伤，不利于大批量生产与后续制造过程。

因此，希望进一步改进3D存储器件的制造工艺，从而提高3D存储器件的良率。

发明内容

本发明的目的是提供一种改进的3D存储器件及其制造方法，通过利用隔离部与介质层构成包围层间牺牲层，从而达到了在去除掩模层的过程中，保护层间牺牲层的目的。

根据本发明的一方面，提供了一种3D存储器件的制造方法，包括：在衬底上形成叠层结构，包括交替堆叠的层间牺牲层与介质层；在所述叠层结构表面形成掩模层；基于所述掩模层刻蚀所述叠层结构以形成多个台阶，至少所述层间牺牲层的侧壁被暴露；在所述牺牲层的侧壁形成隔离部，所述隔离部与所述介质层将所述层间牺牲层包围；以及采用刻蚀剂去除所述掩模层。

可选地，在去除所述掩模层的步骤中，所述隔离部与所述介质层共同作为刻蚀停止层保护所述牺牲层。

可选地，所述层间牺牲层相对的第一表面与第二表面被相邻的所述介质层覆盖。

可选地，所述掩模层的材料包括金属氧化物，其中，采用刻蚀剂去除所述掩模层的步骤包括采用湿法刻蚀工艺去除所述掩模层。

可选地，所述刻蚀剂包括磷酸。

可选地，所述刻蚀剂还包括氢氟酸。

可选地，所述层间牺牲层包括氮化物层，所述介质层包括氧化物层。

可选地，形成多个隔离部的步骤包括：将所述牺牲层暴露的部分氧化。

可选地，形成多个隔离部的步骤包括：在所述牺牲层在所述台阶位置暴露的部分形成氧化层。

可选地，在去除所述掩模层后，所述制造方法还包括：形成覆盖所述台阶的填充层。

可选地，在形成所述填充层后，所述制造方法还包括：形成穿过所述叠层结构的多个沟道柱；以及将所述层间牺牲层替换为栅极导体层。

根据本发明的另一方面，提供了一种3D存储器件，包括：衬底；叠层结构，位于所述衬底上，包括交替堆叠的栅极导体层与介质层，所述叠层结构具有多个台阶；多个隔离部，所述隔离部位于所述台阶，并覆盖所述栅极导体层的侧壁，所述隔离部与所述介质层将相应所述栅极导体层包围；以及穿过所述叠层结构的多个沟道柱。

根据本发明实施例的3D存储器件及其制造方法，通过用隔离部与介质层构成包围层间牺牲层的刻蚀停止层，从而在采用刻蚀剂去除掩模层的步骤中达到了保护层间牺牲层的目的。