[发明专利]一种多核异构域控制器核间安全通信系统

说明书

本发明涉及一种多核异构域控制器核间安全通信系统，包括根据多核异构域控制器中的处理器类型划分的若干物理分区以及与各物理分区相连的片上网络，相同类型的处理器位于同一物理分区，各处理器包括相互连接的处理器核心和独立缓存单元，各物理分区内还包括共享通信总线和共享内存单元，在同一物理分区内的各相同类型的处理器的同构的处理器核心均通过各自的独立缓存单元连接共享通信总线，共享通信总线连接共享内存单元，不同物理分区内的共享通信总线均连接片上网络。本发明建立了多个同构的处理器核心以及异构的处理器核心间的核间通信机制，优化核心间数据的传输量以及数据的安全性，提高了多核异构域控制器的综合性能。

技术领域

本发明涉及新能源汽车控制领域，具体涉及一种多核异构域控制器核间安全通信系统。

背景技术

汽车自动驾驶、网联化、动力系统电气化和共享移动化是汽车工业未来的发展趋势，并且这四个方向将相辅相成的发展。随着自动驾驶与新能源技术的快速渗透，对整车电子化控制与算力要求大幅提升，推动整车集成的重点从物理架构向高速、安全、可靠的电子架构进行转变，总体趋势是从分散的体系结构(由中央网关连接组件的第三代汽车电子电气结构)过渡到更集中的具有专用域控制器的系统，其中功能运行在具有高软件到硬件集成的专用ECU上。新的控制器架构对算力的要求也呈指数级上升，车规级的中央计算未来将成为重中之重，综合要求极高，而在提高处理器性能的方面，传统方法是提高处理器时钟频率，但这会使得处理器功耗也随之增加，而多核处理器通过增加计算核心，处理器提供了较高的计算能力，并支持并行计算技术。

多核异构控制器通常由不同构型的计算逻辑单元组成，可以发挥不同计算单元的优势，提高处理器的综合性能，但是由于集成了大量的不同计算逻辑单元，其计算单元之间的数据交互、跨核任务调度问题正有待研究，而核间通信技术将用于多核异构各个核心间的数据共享以及同步，对系统性能影响非常大，尤其核心间的数据一致性以及数据安全急需研究。在这种情况下，设计基于多核异构架构的新能源汽车域集中控制器的核间通信机制的意义十分重大。

发明内容

为解决现有多核异构控制器核间通信技术中存在的诸多欠缺及不足的问题，本发明提供了一种多核异构域控制器核间安全通信系统，通过物理分区以及共享通信总线与片上网络相结合，建立多个同构的处理器核心以及异构的处理器核心间的核间通信机制，优化核心间数据的传输量以及数据的安全性。

本发明的技术方案如下：

一种多核异构域控制器核间安全通信系统，其特征在于，包括根据多核异构域控制器中的处理器类型划分的若干物理分区以及与各物理分区相连的片上网络，相同类型的处理器位于同一物理分区，各处理器包括相互连接的处理器核心和对应的独立缓存单元，各物理分区内还包括共享通信总线和共享内存单元，在同一物理分区内的各相同类型的处理器的同构的处理器核心均通过各自的独立缓存单元连接共享通信总线，所述共享通信总线连接共享内存单元，不同物理分区内的共享通信总线均连接片上网络；

所述独立缓存用于对应的处理器核心的独立访问，所述共享通信总线通过共享总线仲裁策略处理各处理器核心间数据与指令的交换，所述共享内存单元用于保存数据且同一物理分区的同构的处理器核心具有共享内存单元的访问权限；所述片上网络通过分层通信协议以及路由仲裁策略计算不同物理分区的异构的处理器核心间的数据交互需求以及协议握手，采用分层通信协议将不同物理分区的异构的处理器核心间的数据以及指令信息进行点对点的传输，并采用路由仲裁策略根据不同的数据请求方以及数据提供方动态地分配传输线路以及接口资源。

优选地，所述多核异构域控制器中的处理器包括若干CPU、GPU和FPGA，各所述CPU作为一个异构处理单元被划分至一个物理分区，各所述GPU作为另一个异构处理单元被划分至另一个物理分区，各所述FPGA作为第三个异构处理单元被划分至第三个物理分区。

优选地，所述独立缓存单元包括总线接口模块，独立缓存单元存储相应处理器核心的数据请求指令并通过总线接口模块连接共享通信总线，进而共享通信总线读取到独立缓存中的数据请求指令。