[发明专利]包括发送器和接收器的半导体系统

权利要求书

1.一种向通道并行输出发送信号的发送器，包括：

编码器，其被配置为：

接收具有目标逻辑值的数据比特，

基于所述数据比特的数量来生成转换比特，所述转换比特的数量大于所述数据比特的数量，

检测所述转换比特的风险图案以生成检测数据，并且

基于所述检测数据将所述风险图案转换为替换图案以生成码比特，所述码比特的数量等于所述转换比特的数量；以及

发送接口电路，其被配置为将所述码比特转换为所述发送信号。

2.根据权利要求1所述的发送器，其中，所述编码器被配置为：

基于所述数据比特的第一部分数据比特当中具有所述目标逻辑值的第一比特的数量来生成所述转换比特的第一部分转换比特；以及

基于所述数据比特的第二部分数据比特当中具有所述目标逻辑值的第二比特的数量来生成所述转换比特的第二部分转换比特。

3.根据权利要求2所述的发送器，其中，所述编码器被配置为：

基于所述第一比特的数量大于所述第一部分数据比特的总数的一半，对所述第一部分数据比特的逻辑值取反以生成所述第一部分转换比特；并且

基于所述第二比特的数量大于所述第二部分数据比特的总数的一半，对所述第二部分数据比特的逻辑值取反以生成所述第二部分转换比特。

4.根据权利要求3所述的发送器，其中，

所述数据比特的数量为8，

所述转换比特的数量为10，

所述通道的数量为10，

所述第一部分数据比特的数量为4，

所述第二部分数据比特的数量为4，

所述第一部分转换比特的数量为5，并且

所述第二部分转换比特的数量为5；

其中，所述第一部分转换比特中的4个比特分别对应于所述第一部分数据比特，并且所述第一部分转换比特中所述4个比特以外的其余的比特指示所述第一部分数据比特是否被取反；并且

其中，所述第二部分转换比特中的4个比特分别对应于所述第二部分数据比特，所述第二部分转换比特中所述4个比特以外的其余的比特指示所述第二部分数据比特是否被取反。

5.根据权利要求1所述的发送器，其中，分别与顺序地布置的4个通道对应的所述转换比特具有在所述风险图案中具有所述目标逻辑值的3个或更多个转换比特。

6.根据权利要求5所述的发送器，其中，所述编码器被配置为：

基于所述数据比特来检测所述转换比特的第一图案；

生成所述检测数据的第一检测比特，所述第一检测比特具有取决于所述第一图案是否被检测到的逻辑值；

基于所述数据比特来检测所述转换比特的第二图案；并且

生成所述检测数据的第二检测比特，所述第二检测比特具有基于所述第二图案是否被检测到的逻辑值，

其中，所述第一图案具有所述风险图案，并且所述转换比特的所述第一部分转换比特中的2个具有所述第一图案中的所述目标逻辑值，并且

其中，所述第二图案具有所述风险图案，并且转换比特的所述第二部分转换比特中的2个具有所述第二图案中的所述目标逻辑值。

7.根据权利要求1所述的发送器，其中，所述编码器基于所述转换比特当中分别与所述数据比特对应的比特来生成分别与所述数据比特对应的替换比特，

其中，基于具有所述风险图案的所述转换比特，所述替换比特被生成为具有所述替换图案，并且

其中，分别与顺序地布置的4个通道对应的所述替换比特具有在所述替换图案中具有所述目标逻辑值的少于3个的替换比特。

8.根据权利要求7所述的发送器，其中，所述编码器被配置为：

基于在所述转换比特中存在所述风险图案，生成具有第一逻辑值的检测数据；并且

基于所述转换比特中不存在所述风险图案，生成具有第二逻辑值的检测数据，

其中，基于所述具有第一逻辑值的检测数据，所述码比特中的一些是所述替换比特，并且

其中，基于所述具有第二逻辑值的检测数据，所述码比特是所述转换比特。