[发明专利]半导体结构及其制造方法

说明书

本文揭示一种半导体结构，包括一基体总成及一半导体器件。该半导体器件是形成于该基体总成上，且包括一主体区、两个有源区及一对接主体。所述有源区设置于该主体区的两个相对侧，且两者皆具有一第一型传导性。该主体区及所述有源区共同占据该基体总成的一表面区。该对接主体具有不同于该第一型传导性的一第二型传导性，且位在该基体总成的该表面区上以允许该主体区经由该对接主体而被连结至所述有源区中的一者。

技术领域

本发明实施例是有关于半导体结构及其制造方法。

背景技术

一绝缘体上硅(SOI)晶体管通常是指置于一半导体基体上的一绝缘层上的一半导体器件，且由于与基体的半导体器件的绝佳横向及垂直隔离而提供改良的效能(例如，较低渗漏、较高封装密度等)。

绝缘体上硅晶体管可包括部分耗尽(PD)SOI晶体管及全耗尽(FD)SOI晶体管。相较于所述FD SOI晶体管，所述PD SOI晶体管更易于制造。然而，因为所述PD SOI可具有小于其主体厚度的最大耗尽宽度，其可具有一浮体，该浮体可导致扭结效应、碰撞电离、一较差的次阈值摆幅、一较低的漏极至源极击穿电压等。

发明内容

依据本发明的一实施例，是特地提出一种半导体结构，其包含一基体总成及形成于该基体总成上的一半导体器件，且该半导体器件包括一主体区及两个有源区，所述有源区设置于该主体区的两个相对侧，且两者皆具有一第一型传导性，该主体区及所述有源区共同占据该基体总成的一表面区，以及一对接主体，其具有不同于该第一型传导性的一第二型传导性，且位于该基体总成的该表面区上以允许该主体区经由该对接主体而被连结至所述有源区中的一者。

依据本发明的一实施例，是特地提出一种用于制造半导体结构的方法，其包含提供一基体总成，其具有一半导体层形成于其上；在该半导体层中形成两个沟槽以在所述沟槽之间界定一主体区；在所述沟槽中的一者中形成一对接主体；以及分别在所述沟槽中形成两个半导体部件，所述半导体部件两者皆具有不同于该对接主体的传导类型的一传导类型，以允许该主体区经由该对接主体而被连结至所述半导体部件中的一者。

依据本发明的一实施例，是特地提出一种用于制造半导体结构的方法，其包含提供一基体总成，其具有一半导体层形成于其上，该半导体层具有两个横侧区及界定于所述横侧区之间的一主体区；在所述横侧区中的一者中形成一第一掺杂区域；以及分别在所述横侧区中形成两个第二掺杂区域，所述第二掺杂区域具有不同于该第一掺杂区域的传导类型的一传导类型，以允许该主体区经由该第一掺杂区域而被连结至所述第二掺杂区域中的一者。

附图说明

借由以下的详细描述并配合所述附图阅读，本揭露内容的各个态样可以最佳地被理解。应注意的是，依据产业的标准实例，各种部件未按比例绘制。事实上，各种部件的尺寸可为了清楚论述而任意地被增大或减小。

图1至图16为例示根据一些实施例的半导体结构的示意图。

图17是例示根据一些实施例的用于制造具有一对接主体的半导体结构的方法的一流程图。

图18至图46为例示根据如图17中所描绘的一些实施例，用于制造半导体结构的方法的中间阶段的示意图。

图47为例示根据一些实施例的用于制造半导体结构的方法的流程图。

图48及图49为例示根据如图47中所描绘的一些实施例，用于制造半导体结构的方法的中间阶段的示意图。

图50为例示根据如图17中所描绘的一些实施例的用于制造半导体结构的方法的中间阶段的示意图。

图51至图53为例示根据如图47中所描绘的一些实施例的用于制造半导体结构的方法的中间阶段的示意图。

图54为例示根据如图17中所描绘的一些实施例的用于制造半导体结构的方法的中间阶段的示意图。