[发明专利]一种基于PCIe 5.0协议的高密连接器PCB结构

说明书

本发明公开的一种基于PCIe 5.0协议的高密连接器PCB结构，包括PCB板，所述PCB板上设置若干第一差分PTH过孔对和若干第二差分PTH过孔对；所述PCB板的所有层面都铺上接地的屏蔽层，所述屏蔽层与所述第一差分PTH过孔对和所述第二差分PTH过孔对之间绝缘；所述第一差分PTH过孔对和第二差分PTH过孔对周围的PCB板上分布若干接地的VIA过孔；所述第一差分PTH过孔对和所述第二差分PTH过孔对连接高速走线，所述高速走线之间采用紧耦合的形式。本发明公开的基于PCIe 5.0协议的高密连接器PCB结构通过所述屏蔽层对所述第一差分PTH过孔对和第二差分PTH过孔对进行屏蔽，通过所述VIA过孔对所述第一差分PTH过孔对和第二差分PTH过孔对进一步的屏蔽，所述VIA过孔还能起到回流过孔作用，降低串扰耦合。

技术领域

本发明涉及PCB设计领域，尤其涉及一种基于PCIe 5.0协议的高密连接器PCB结构。

背景技术

伴随着通信技术的发展，信号传输速度越来越快，PCIE协议也逐步迈入PCIE 5.0的时代。按照最新的协议标准PCIE 5.0的传输速度由之前的16GT/s上升至32GT/s。

现有的高密连接器包括成对的发信PTH过孔和成对的收信PTH过孔，成对的发信PTH过孔与成对的收信PTH过孔之间设置GND属性的PTH过孔(参阅图1，被方框框选的为发信PTH过孔，被椭圆框选的为收信PTH过孔)。由于传输速度的提升，高密连接器会出现信号之间的相互串扰问题，不仅在相邻的发信信号之间、相邻的收信信号之间、相邻的发信信号与收信信号之间存在串扰，而且所述发信PTH过孔与收信PTH过孔之间的GND属性的PTH过孔还会成为发信PTH过孔与收信PTH过孔之间共同的回流过孔，导致发信信号与收信信号之间产生很大的噪声耦合。

发明内容

为解决上述的问题本申请提供一种基于PCIe 5.0协议的高密连接器PCB结构，包括PCB板，其中，

所述PCB板上设置若干第一差分PTH过孔对和若干第二差分PTH过孔对；

所述PCB板的所有层面都铺上接地的屏蔽层，所述屏蔽层与所述第一差分PTH过孔对之间、所述屏蔽层与所述第二差分PTH过孔对之间绝缘；

所述第一差分PTH过孔对和第二差分PTH过孔对周围分布若干接地的VIA过孔；

所述第一差分PTH过孔对和所述第二差分PTH过孔对连接高速走线，所述高速走线之间采用紧耦合的形式。

更进一步地，所述屏蔽层内沿距离所述第一差分PTH过孔对和第二差分PTH过孔对之间的距离至少为14mil。

更进一步地，所述第一差分PTH过孔对和所述第二差分PTH过孔对分别包括两个独立的且保持固定距离的PTH过孔，所述PTH过孔的焊盘尺寸25mil，内径尺寸14mil。

更进一步地，所述第一差分PTH过孔对和所述第二差分PTH过孔对周围分别设置五个所述VIA过孔，其中，三个所述VIA过孔分布于所述第一差分PTH过孔对和第二差分PTH过孔对的非出线侧，两个所述VIA过孔分布于所述第一差分PTH过孔对和第二差分PTH过孔对的出线侧。

更进一步地，出线侧的所述VIA过孔或者非出线侧的所述VIA过孔沿两个所述PTH过孔中心连线方向排列。

更进一步地，所述第一差分PTH过孔对连接的两条所述高速走线或所述第二差分PTH过孔对连接的两条所述高速走线长度差最多5mil。

更进一步地，所述第一差分PTH过孔对连接的两条所述高速走线或所述第二差分PTH过孔对连接的两条所述高速走线上设置靠近不匹配端的蛇形弯折以实现长度差最多5mil，所述蛇形弯折的距离另一条所述高速走线的距离小于两条所述高速走线之间正常距离的两倍，所述蛇形弯折的长弯折部分长度大于所述高速走线宽度的三倍。