[发明专利]一种用于水平碰撞试验的速度存储测试装置

说明书

本发明公开了一种用于水平碰撞试验的速度存储测试装置，包括中心控制模块、MEMS线加速度计、采集存储模块与数据回读接口；采集存储模块与MEMS线加速度计相连；中心控制模块分别与MEMS线加速度计、采集存储模块相连；采集存储模块与数据回读接口相连。本发明速度存储测试装置具有测量精度高、体积小、功耗低、携带方便、存储时间长的优点；能对产品的加速度、速度的时间历程进行测量，使得产品从加速到碰撞，再到减速的过程一目了然；采用模块化设计，易于维护。

技术领域

本发明属于嵌入式存储测试技术领域，尤其涉及一种用于水平碰撞试验的速度存储测试装置。

背景技术

水平碰撞试验主要用于考核产品的抗碰撞性能，在进行水平碰撞试验时，必须在碰撞前将产品加速到设定的碰撞速度，若碰撞速度小于设定的碰撞速度，则为欠考核试验；若碰撞速度大于设定的碰撞速度，则为过考核试验，欠考核试验和过考核试验都是无效的试验。因此，产品的碰撞速度是评价碰撞试验是否有效的关键指标，必须对其进行有效测量。

目前，大多采用高速相机测量碰撞速度，这种测量方法可以对碰撞点的速度进行有效测量，但不能对产品的加速度、速度的时间历程进行测量，当需要关注产品的加速过程时，这种测量方法就不适用了。

发明内容

本发明的目的就在于为了解决上述问题而提供一种用于水平碰撞试验的速度存储测试装置，包括中心控制模块、MEMS线加速度计、采集存储模块与数据回读接口；MEMS线加速度计用于线加速度数据测量；采集存储模块与MEMS线加速度计相连，用于存储测量的线加速度数据；中心控制模块分别与MEMS线加速度计、采集存储模块相连，用于对MEMS线加速度计、采集存储模块进行上电时间控制；采集存储模块与数据回读接口相连。

本发明的有益效果在于：本发明速度存储测试装置具有测量精度高、体积小、功耗低、携带方便、存储时间长的优点；能对产品的加速度、速度的时间历程进行测量，使得产品从加速到碰撞，再到减速的过程一目了然；采用模块化设计，易于维护。

附图说明

图1是发明的系统原理图；

图2是带锂电池的系统原理图；

图3是具体实施方式的原理图；

图4是数据回读接口接口芯片的电路连接图；

图5是水平碰撞试验线加速度的时间历程曲线；

图6是滤波后的线加速度的时间历程曲线；

图7是通过对线加速度积分得到的速度时间历程曲线。

图中：U1-FT245BM接口芯片；U2-存储器插接口；P-USB连接器。

具体实施方式

下面结合附图对本发明作进一步说明：

如附图1所示，本发明一种用于水平碰撞试验的速度存储测试装置，包括中心控制模块、MEMS线加速度计、采集存储模块与数据回读接口；MEMS线加速度计用于线加速度数据测量；采集存储模块与MEMS线加速度计相连，用于存储测量的线加速度数据；中心控制模块分别与MEMS线加速度计、采集存储模块相连，用于对MEMS线加速度计、采集存储模块进行上电时间控制；采集存储模块与数据回读接口相连。

优选的，所述中心控制模块为FPGA模块；FPGA模块设置有AD采集芯片，用于对MEMS线加速度计输出的电压信号进行采集。

优选的，所述FPGA模块设置有片内FIFO存储器，用于对NAND FLASH页编程时采集到的数据进行缓存。

优选的，还包括电源模块；电源模块与中心控制模块相连。

优选的，所述采集存储模块为NAND FLASH存储芯片。