[发明专利]半导体元件及其制作方法

说明书

本发明公开一种半导体元件及其制作方法，其中该半导体元件主要包含鳍状结构设于基底上、浅沟隔离环绕该鳍状结构、第一金属栅极设于鳍状结构上、第二金属栅极设于第一金属栅极一侧的鳍状结构边缘以及浅沟隔离上、第三金属栅极设于第一金属栅极另一侧的鳍状结构边缘以及浅沟隔离上、源极/漏极区域设于第一金属栅极两侧的基底中、层间介电层设于基底上并围绕第一金属栅极、第二金属栅极以及第三金属栅极、多个接触插塞电连接源极/漏极区域以及金属硅化物设于该多个接触插塞及源极/漏极区域之间。

本申请是中国发明专利申请(申请号：201410379206.X，申请日：2014年08月04日，发明名称：制作半导体元件的方法)的分案申请。

技术领域

本发明涉及一种制作半导体元件的方法，尤其是涉及一种于形成接触洞后以两次热处理制作工艺形成金属硅化物的方法。

背景技术

在半导体集成电路的制作工艺中，金属氧化物半导体(metal-oxide-semiconductor,MOS)晶体管是一种极重要的电子元件，而随着半导体元件的尺寸越来越小，MOS晶体管的制作工艺步骤也有许多的改进，以制造出体积小而高品质的MOS晶体管。

现有的MOS晶体管制作工艺是在半导体基底上形成栅极结构之后，再于栅极结构相对两侧的基底中形成轻掺杂漏极结构(lightly doped drain,LDD)。接着于栅极结构侧边形成间隙壁(spacer)，并以此栅极结构及间隙壁作为掩模，再进行离子注入步骤，以于半导体基底中形成源极/漏极区域。而为了要将晶体管的栅极与源极/漏极区域适当电连接于电路中，因此需要形成接触插塞(contact plug)来进行导通。通常接触插塞的材质为钨(W)、铝、铜等金属导体，然其与栅极结构、源极/漏极区域等多晶或单晶硅等材质之间的直接导通并不理想；因此为了改善金属插塞与栅极结构、源极/漏极区之间的欧米接触(Ohmicontact)，通常会在栅极结构与源极/漏极区域的表面再形成一金属硅化物(silicide)。

然而，现阶段的金属硅化物制作工艺仍有许多待改进的缺点，因此如何改良现行制作工艺以提升MOS晶体管的效能即为现今一重要课题。

发明内容

本发明一实施例揭露一种半导体元件，其主要包含鳍状结构设于基底上、浅沟隔离环绕该鳍状结构、第一金属栅极设于鳍状结构上、第二金属栅极设于第一金属栅极一侧的鳍状结构边缘以及浅沟隔离上、第三金属栅极设于第一金属栅极另一侧的鳍状结构边缘以及浅沟隔离上、接触洞蚀刻停止层环绕第一金属栅极、第二金属栅极以及第三金属栅极、源极/漏极区域设于第一金属栅极两侧的基底中、层间介电层设于基底上并围绕第一金属栅极、第二金属栅极以及第三金属栅极、多个接触插塞电连接源极/漏极区域以及金属硅化物设于该多个接触插塞及源极/漏极区域之间。其中该多个接触插塞包含第一金属层与第二金属层，该第一金属层环绕该第二金属层，金属硅化物包含一C54相位的结构，金属硅化物直接接触第二金属层，接触洞蚀刻停止层位于金属硅化物上，且接触插塞的宽度与两接触洞蚀刻停止层的宽度之和等于金属硅化物的宽度。

本发明另一实施例揭露一种半导体元件，其主要包含第一金属栅极与第二金属栅极设于基底上、接触洞蚀刻停止层环绕第一金属栅极与第二金属栅极、源极/漏极区域设于邻近第一金属栅极的基底中、层间介电层设于基底上并环绕第一金属栅极与第二金属栅极、多个第一接触插塞电连接源极/漏极区域、第二接触插塞电连接第二金属栅极以及金属硅化物设于第一接触插塞及源极/漏极区域之间。其中该多个第一接触插塞包含第一金属层与第二金属层，该多个第一接触插塞的第一金属层仅设于第二金属层的两侧壁，第二接触插塞也包含该第一金属层与该第二金属层，第二接触插塞的第一金属层完整接触第二金属层的两侧壁与底表面，且金属硅化物直接接触第一接触插塞的第一金属层与第二金属层。

附图说明

图1至图8为本发明优选实施例制作一半导体元件的方法示意图。

主要元件符号说明

12 基底