[发明专利]一种可用于图割的波纹推流方法

说明书

本发明提供了一种可用于图割的波纹推流方法。本发明探索了不同的推流权重函数，从而显着地提高了推流重标签算法的实际并行度。在Middlebury测试集上测试了本发明提供的技术方案，并与最先进的T.Gao,J.Choi,S.Tsai,and R.A.Rutenbar,“Toward a pixel‑parallel architecture for graph cuts inference on fpga,”in 2017 27th International Conference on Field Programmable Logic and Applications(FPL),Sep.2017,pp.1–4.中的方法进行了比较，波纹推送可以将用于收敛的迭代次数减少至24.8％，并将总时间减少至53.8％。

技术领域

本发明涉及一种基于压入与重标记算法能够提前终止的最大流最小割求解算法。

背景技术

图割是一种用于解决最小切割问题的方法，该方法广泛应用于计算机视觉技术中，且不仅限于此领域。推流重标签算法(push relabel)由于具有很好的并行化潜力，它是被最广泛应用的图割算法之一。但是，现有的推流重标签算法的实现通常无法充分利用并行架构中可用的并行性。因此，它们不适合具有高分辨率和实时要求的应用程序场景。

先前的工作已经尝试探索在GPU或FPGA上推重标签算法的并行实现。V.Vineetand P.Narayanan,“Cuda cuts:Fast graph cuts on the gpu,”in 2008IEEE ComputerSociety Conference on Computer Vision and Pattern Recognition Workshops.IEEE,2008,pp.1–8.提出了一种著名的CUDA Cuts算法，以在GPU平台上并行实现push-relabel算法。它添加了一个称为pull的新操作阶段，以删除push阶段中的数据依赖关系。D.Koboriand T.Maruyama,“An acceleration of a graph cut segmentation with fpga,”in22nd International Conference on Field Programmable Logic and Applications(FPL).IEEE,2012,pp.407–413.描述了一种具有多个并行运算单元的FPGA实现。为了高度并行地实现推流重贴标签算法，T.Gao,J.Choi,S.Tsai,and R.A.Rutenbar,“Toward apixel-parallel architecture for graph cuts inference on fpga,”in 2017 27thInternational Conference on Field Programmable Logic and Applications(FPL),Sep.2017,pp.1–4.提出了一种像素并行架构。其中构造了一个矩形处理器阵列，并为每个节点分配了一个物理处理器核心。处理器阵列能够执行完全并行的推流和重新标记操作。此外，为消除p_ush(u，v)和p_ush(v，u)之间的数据依赖性，T.Gao,J.Choi,S.Tsai,andR.A.Rutenbar,“Toward a pixel-parallel architecture for graph cuts inferenceon fpga,”in2017 27th International Conference on Field Programmable Logic andApplications(FPL),Sep.2017,pp.1–4.还提出了一种棋盘调度策略，该策略将流按顺时针方向推向相邻节点，同时沿逆时针方向重新标记其邻居。该体系结构有非常高的并行潜能，可以潜在地同时操作所有节点。它们在FPGA上的实现可以在6微秒内解决8*32大小的图割任务。但是，如果某个节点在一个周期内处于非活动状态(其多余流量等于零)，则分配给它的物理内核将处于空闲状态，从而浪费了像素并行体系结构中的可用硬件并行性。

发明内容