[发明专利]布线结构

说明书

本公开涉及一种布线结构。所述布线结构包括上部重布结构、下部重布结构、导电结构、上部接合层和下部接合层。所述导电结构安置于所述上部重布结构与所述下部重布结构之间，并且电连接到所述上部重布结构和所述下部重布结构。所述上部接合层安置于所述上部重布结构与所述导电结构之间，以将所述上部重布结构和所述导电结构接合在一起。所述下部接合层安置于所述下部重布结构与所述导电结构之间，以将所述下部重布结构和所述导电结构接合在一起。

技术领域

本公开涉及一种布线结构，且涉及一种包括安置于两个重布结构之间的导电结构的布线结构。

背景技术

对于用于5G高速传输的例如倒装芯片球栅阵列(flip chip ball grid array，FCBGA)封装的高端产品(high-end product)，可能需要多层衬底(multi-layersubstrate)传输高速信号(high-speed signals)。所述多层衬底实质上通常包含多个介电层(dielectric layers)和多个电路层(circuit layers)。因此，在介电层和电路层之间可能存在热膨胀系数(coefficient of thermal expansion，CTE)的不匹配问题(mismatchissues)，进而在热处理(thermal processing)期间产生显著翘曲(warpage)。另外，这类多层衬底的厚度(thickness)可能对应地增加，且这类多层衬底的良率(yield)可能降低。

发明内容

在一些实施例中，布线结构包括上部重布结构、下部重布结构、导电结构、上部接合层和下部接合层。所述导电结构安置于所述上部重布结构与所述下部重布结构之间，并且电连接到所述上部重布结构和所述下部重布结构。所述上部接合层安置于所述上部重布结构与所述导电结构之间，以将所述上部重布结构和所述导电结构接合在一起。所述下部接合层安置于所述下部重布结构与所述导电结构之间，以将所述下部重布结构和所述导电结构接合在一起。

在一些实施例中，一种布线结构包括上部重布结构、下部重布结构和导电结构。所述上部重布结构包含多个上部电路层。所述下部重布结构包含至少一个下部电路层。所述至少一个下部电路层的数目不同于所述上部重布结构的所述上部电路层的数目。所述导电结构安置于所述上部重布结构与所述下部重布结构之间，以电连接所述上部重布结构和所述下部重布结构。

在一些实施例中，一种布线结构包括低密度导电结构、第一高密度重布结构和第二高密度重布结构。所述第一高密度重布结构包含第一介电结构和嵌入于所述第一介电结构中的第一重布层。所述第一高密度重布结构附接及电连接到所述低密度导电结构的第一表面。所述第二高密度重布结构包含第二介电结构和嵌入于所述第二介电结构中的第二重布层。所述第二高密度重布结构附接及电连接到所述低密度导电结构的第二表面。所述第一介电结构的总厚度与所述第二介电结构的总厚度的比为0.58到3。所述第一重布层的总厚度与所述第二重布层的总厚度的比为0.3到3。

附图说明

当结合附图阅读时，可从以下具体实施方式容易地理解本公开的一些实施例的各方面。应注意，各种结构可能未按比例绘制，且各种结构的尺寸可出于论述的清楚起见而任意增大或减小。

图1显示本公开的一些实施例的布线结构的剖视图。

图2显示本公开的一些实施例的布线结构的剖视图。

图3显示本公开的一些实施例的布线结构的剖视图。

图4显示本公开的一些实施例的布线结构的剖视图。

图5显示本公开的一些实施例的布线结构的剖视图。

图6显示本公开的一些实施例的布线结构的剖视图。

图7显示本公开的一些实施例的封装结构的剖视图。

图8显示本公开的用于制造布线结构的方法的一些实施例的一或多个阶段。