[发明专利]加扰时钟产生电路

说明书

本发明提供了一种加扰时钟产生电路，包括：伪随机数发生器，被配置为根据由原始时钟生成的原始时钟信号产生伪随机数；加扰使能产生器，被配置为根据原始时钟信号和伪随机数生成使能信号；以及最终输出时钟，被配置为根据使能信号将原始时钟信号作为最终时钟信号输出。

技术领域

本发明涉及集成电路技术领域，特别涉及一种加扰时钟产生电路。

背景技术

近年来，随着云计算、物联网、移动计算等技术的发展和应用领域的不断扩展，现代信息技术在社会生活中的引领作用越来越突出。与此同时，对信息安全的需求越来越强。在金融银行卡、社保卡、计算机安全启动芯片、车载MCU等越来越多的领域，需要对芯片做复杂的安全测试。高安全芯片不仅需要较块的响应速度，还需要抗击各种攻击，尤其是能量攻击。

能量攻击，又称为功耗攻击，是旁路攻击的一种。它利用了密码设备的功耗和密码算法之间的相关性，通过多次测量密码设备的功耗然后进行统计分析，进而获得密钥信息。

掩码方法是抗能量攻击比较常用的方法，通过对加密操作的中间值进行掩盖的方法使得攻击变得困难。但是掩码方法需要既有加密算法做重大的修改，硬件开销很大。

时钟加扰是另一种抗攻击方法。随机加扰处理后的时钟信号呈随机变化，从而使得安全芯片内部的电流曲线不再是规则变化，而是随机变化，从而提升攻击难度，提高了安全芯片的抗攻击性能。

中国发明专利CN105894079B提出了一种基于相位延时单元的时钟加扰电路。该方法需要设计包括多个延时挡位的延时单元。此类定制电路设计的硬件开销较大，且无法精确控制加扰时钟带来的性能开销。

发明内容

本发明的目的在于提供一种新颖的加扰时钟产生电路，该电路能够通过数字电路设计方法实现可精确控制性能损失开销的加扰时钟。

为解决上述技术问题，本发明提供一种加扰时钟产生电路，包括：

伪随机数发生器，被配置为根据由原始时钟生成的原始时钟信号产生伪随机数；

加扰使能产生器，被配置为根据原始时钟信号和伪随机数生成使能信号；以及

最终输出时钟，被配置为根据使能信号将原始时钟信号作为最终时钟信号输出。

可选的，在所述的加扰时钟产生电路中，伪随机数发生器根据原始时钟信号产生伪随机数包括：

所述伪随机数发生器产生串行的伪随机二进制序列，在伪随机二进制序列2^31-1的周期长度内，0和1随机出现。

可选的，在所述的加扰时钟产生电路中，所述伪随机数发生器基于PRBS31＝X31+X28+1码型，所述伪随机数发生器包括32个延时单元，延时单元包括D触发器；

第1个延时单元的输出信号、第29个延时单元的输出信号及第32个延时单元的输出信号通过两个异或门产生伪随机二进制序列；

伪随机二进制序列反馈至第1个延时单元的输入端，以进行循环移位。

可选的，在所述的加扰时钟产生电路中，所述原始时钟信号由锁相环或晶体振荡器产生，原始时钟信号的一个时钟周期内，包含高电平有效时间和低电平有效时间，高电平有效时间占据整个时钟周期的比例为50％。

可选的，在所述的加扰时钟产生电路中，所述加扰使能产生器包括：

计数器，被配置为产生计数值，并判断计数值是否等于设置值，若是则输出等于1的计数信号，否则输出等于0的计数信号；

与门电路，被配置为将计数信号与伪随机数进行相与运算，以产生使能信号，若计数信号与伪随机数均为1，则使能信号为1，否则使能信号为0。