[发明专利]复位电路、电路板及复位装置

权利要求书

1.一种复位电路，其特征在于，包括：复位信号生成模块，所述复位信号生成模块包括第一NMOS管、第二NMOS管、第一分压单元、第二分压单元、第三分压单元以及第四分压单元；

所述第一NMOS管的漏极与所述第二NMOS管的栅极连接，所述第一NMOS管的栅极与所述第二NMOS管的漏极连接，所述第一NMOS管的源极接地，所述第一NMOS管的漏极通过所述第一分压单元连接至电源；

所述第二NMOS管的漏极通过所述第二分压单元连接至所述电源，所述第二NMOS管的漏极通过所述第三分压单元连接至所述第二NMOS管的源极，所述第二NMOS管的源极通过所述第四分压单元连接至地。

2.根据权利要求1所述的复位电路，其特征在于，所述第二分压单元为第一PMOS管和第一电阻，所述第一分压单元为第二PMOS管，所述第一PMOS管的源极与所述电源连接，所述第二PMOS管的源极与所述电源连接，所述第一PMOS管的栅极与所述第二PMOS管的栅极连接，所述第一PMOS管的漏极与所述第一PMOS管的栅极连接，所述第一电阻的一端与所述第一PMOS管的漏极连接，另一端与所述第一NMOS管的栅极连接，所述第二PMOS管的漏极与所述第一NMOS管的漏极连接。

3.根据权利要求1所述的复位电路，其特征在于，所述复位信号生成模块还包括施密特触发器，所述第一NMOS管的漏极与所述施密特触发器的输入端连接，所述第二NMOS管的栅极与所述施密特触发器的输出端连接。

4.根据权利要求1至3任意一项所述的复位电路，其特征在于，还包括与所述复位信号生成模块的输出端连接的延迟模块，所述延迟模块用于根据所述复位信号生成模块输出的第一信号生成比所述复位信号生成模块输出的脉冲信号延迟第一时间的第二信号。

5.根据权利要求4所述的复位电路，其特征在于，还包括与所述延迟模块的输出端连接的放大反相模块，所述放大反相模块用于将所述延迟模块输出的信号进行放大处理和反相处理。

6.一种复位电路，其特征在于，包括：复位信号生成模块，所述复位信号生成模块包括第一PMOS管、第二PMOS管、第一分压单元、第二分压单元、第三分压单元以及第四分压单元；

所述第一PMOS管的栅极与所述第二PMOS管的漏极连接，所述第一PMOS管的源极与电源连接，所述第一PMOS管的漏极通过所述第一分压单元连接至地；

所述第二PMOS管的栅极与所述第一PMOS管的漏极连接，所述第二PMOS管的源极通过所述第二分压单元连接至所述电源，所述第二PMOS管的源极通过所述第三分压单元连接至所述第二PMOS管的漏极，所述第二PMOS管的漏极通过所述第四分压单元连接至地。

7.根据权利要求6所述的复位电路，其特征在于，所述第二分压单元为第一NMOS管和第一电阻，所述第一分压单元为第二NMOS管，所述第一NMOS管的源极接地，所述第二NMOS管的源极接地，所述第一NMOS管的栅极与所述第二NMOS管的栅极连接，所述第一NMOS管的漏极与所述第一NMOS管的栅极连接，所述第一电阻的一端与所述第一NMOS管的漏极连接，另一端与所述第一PMOS管的栅极连接，所述第二NMOS管的漏极与所述第一PMOS管的漏极连接。

8.根据权利要求6所述的复位电路，其特征在于，所述复位信号生成模块还包括施密特触发器，所述第一PMOS管的漏极与所述施密特触发器的输入端连接，所述第二PMOS管的栅极与所述施密特触发器的输出端连接。

9.根据权利要求6至8任意一项所述的复位电路，其特征在于，还包括与所述复位信号生成模块的输出端连接的延迟模块，所述延迟模块用于根据所述复位信号生成模块输出的第一信号生成比所述复位信号生成模块输出的脉冲信号延迟第一时间的第二信号。

10.根据权利要求9所述的复位电路，其特征在于，还包括与所述延迟模块的输出端连接的放大反相模块，所述放大反相模块用于将所述延迟模块输出的信号进行放大处理和反相处理。