[发明专利]一种超结MOS器件

权利要求书

1.一种超结MOS器件，其特征在于：从下至上依次包括漏极金属层(11)、重掺杂第二类导电类型半导体漏区(9)、中等掺杂第二类导电类型半导体缓冲层(13)、轻掺杂第二类导电类型半导体柱区(8)、中等掺杂第二类导电类型半导体JFET区(12)、源极金属层(1)；

中等掺杂第二类导电类型半导体JFET区(12)上表面的栅极绝缘氧化层(2)内部设有多晶硅栅电极(3)，中等掺杂第二类导电类型半导体JFET区(12)的左右两侧为中等掺杂第一类导电类型半导体体区(5)，中等掺杂第一类导电类型半导体体区(5)的内部上表面设有重掺杂第一类导电类型半导体欧姆接触区(4)和重掺杂第二类导电类型半导体源区(6)；所述重掺杂第二类导电类型半导体源区(6)和中等掺杂第二类导电类型半导体JFET区(12)之间为中等掺杂第一类导电类型半导体体区(5)，多晶硅栅电极(3)与中等掺杂第一类导电类型半导体体区(5)之间、多晶硅栅电极(3)和中等掺杂第二类导电类型半导体JFET区(12)之间都通过栅极绝缘氧化层(2)相隔离；所述多晶硅栅电极(3)与源极金属层(1)之间通过栅极绝缘氧化层(2)相隔离；所述重掺杂第二类导电类型半导体源区(6)上表面与源极金属层(1)、栅极绝缘氧化层(2)接触；所述重掺杂第一类导电类型半导体欧姆接触区(4)上方与源极金属层(1)接触；

轻掺杂第二类导电类型半导体柱区(8)的左右两侧为轻掺杂第一类导电类型半导体柱区(7)，所述轻掺杂第一类导电类型半导体柱区(7)位于中等掺杂第一类导电类型半导体体区(5)下表面、中等掺杂第二类导电类型半导体缓冲层(13)上表面；

所述中等掺杂第二类导电类型半导体缓冲层(13)中具有至少两个重掺杂第一类导电类型岛区(10)；所述重掺杂第二类导电类型半导体漏区(9)中具有与重掺杂第一类导电类型岛区(10)相同数量的沟槽区，所述沟槽区穿透重掺杂第二类导电类型半导体漏区(9)并到达中等掺杂第二类导电类型半导体缓冲层(13)，沟槽区与重掺杂第一类导电类型岛区(10)相接触；所述漏极金属(11)通过填充上述沟槽区与重掺杂第一类导电类型岛区(10)之间形成欧姆接触；所述第一类导电类型岛区(10)的侧面和顶部被轻掺杂第二类导电类型半导体区(14)包围。

2.一种超结MOS器件，其特征在于：从下至上依次包括漏极金属层(11)、重掺杂第二类导电类型半导体漏区(9)、中等掺杂第二类导电类型半导体缓冲层(13)、轻掺杂第二类导电类型半导体柱区(8)、中等掺杂第一类导电类型半导体体区(5)、槽栅；

槽栅包括多晶硅栅(3)、以及多晶硅栅(3)左右两侧及下侧的绝缘氧化层(2)；

槽栅的左右两侧为中等掺杂第一类导电类型半导体体区(5)，中等掺杂第一类导电类型半导体体区(5)的上表面设有重掺杂第一类导电类型半导体欧姆接触区(4)和重掺杂第二类导电类型半导体源区(6)；所述重掺杂第二类导电类型半导体源区(6)上表面与源极金属层(1)接触；所述重掺杂第一类导电类型半导体欧姆接触区(4)上方与源极金属层(1)接触；轻掺杂第二类导电类型半导体柱区(8)的左右两侧为轻掺杂第一类导电类型半导体柱区(7)，所述轻掺杂第一类导电类型半导体柱区(7)位于中等掺杂第一类导电类型半导体体区(5)下表面、中等掺杂第二类导电类型半导体缓冲层(13)上表面；

所述中等掺杂第二类导电类型半导体缓冲层(13)中具有至少两个重掺杂第一类导电类型岛区(10)；所述重掺杂第二类导电类型半导体漏区(9)中具有与重掺杂第一类导电类型岛区(10)相同数量的沟槽区，所述沟槽区穿透重掺杂第二类导电类型半导体漏区(9)并到达中等掺杂第二类导电类型半导体缓冲层(13)，沟槽区与重掺杂第一类导电类型岛区(10)相接触；所述漏极金属(11)通过填充上述沟槽区与重掺杂第一类导电类型岛区(10)之间形成欧姆接触；所述第一类导电类型岛区(10)的侧面和顶部被轻掺杂第二类导电类型半导体区(14)包围。

3.根据权利要求1或2所述的一种超结MOS器件，其特征在于：所述超结MOS器件的材料为硅、或碳化硅、或砷化镓、或磷化铟或锗硅半导体材料。

4.根据权利要求1或2所述的一种超结MOS器件，其特征在于：第一类导电类型半导体为P型半导体，所述第二类导电类型半导体为N型半导体；或者第一类导电类型半导体为N型半导体，所述第二类导电类型半导体为P型半导体。

5.根据权利要求1或2所述的一种超结MOS器件，其特征在于：所述轻掺杂为杂质浓度量级在1e16cm^-3及以下的掺杂，所述中等掺杂为杂质浓度量级在1e16cm^-3到1e18cm^-3之间的掺杂，所述重掺杂为杂质浓度量级大于1e18cm^-3的掺杂。