[发明专利]带伪差分放大的电平转换电路

权利要求书

1.一种带伪差分放大的电平转换电路，其特征在于，包括：

第一反相器模块，所述第一反相器模块的第一端输入时钟信号；

第一差分放大器模块，所述第一差分放大器模块的第一端与所述第一反相器模块的第二端电连接；

第二差分放大器模块，所述第二差分放大器模块的第一端与所述第一反相器模块的第三端电连接；

电平转换模块，所述电平转换模块的第一端与所述第一差分放大器模块的第二端电连接，所述电平转换模块的第二端与所述第二差分放大器模块的第二端电连接；

第二反相器模块，所述第二反相器模块与所述电平转换模块的第三端电连接。

2.根据权利要求1所述的带伪差分放大的电平转换电路，其特征在于，所述第一反相器模块包括：

第一反相器，所述第一反相器的第一端与电源端电连接，所述第一反相器的第二端与接地端电连接，所述第一反相器的输入端输入时钟信号；

第二反相器，所述第二反相器的第一端与电源端电连接，所述第二反相器的第二端与接地端电连接，所述第二反相器的输入端与所述第一反相器的输出端电连接。

3.根据权利要求2所述的带伪差分放大的电平转换电路，其特征在于，所述第一差分放大器模块包括：

第一PMOS管，所述第一PMOS管的源极端与电源端电连接，所述第一PMOS管的栅极端与所述第一PMOS管的漏极端电连接；

第一NMOS管，所述第一NMOS管的漏极端与所述第一PMOS管的漏极端电连接，所述第一NMOS管的栅极端与所述第二反相器的输出端电连接，所述第一NMOS管的源极端与接地端电连接；

第二PMOS管，所述第二PMOS管的源极端与所述第一PMOS管的源极端电连接，所述第二PMOS管的栅极端与所述第一PMOS管的栅极端电连接；

第二NMOS管，所述第二NMOS管的漏极端与所述第二PMOS管的漏极端电连接，所述第二NMOS管的栅极端与所述第二反相器的输入端电连接，所述第二NMOS管的源极端与所述第一NMOS管的源极端电连接。

4.根据权利要求3所述的带伪差分放大的电平转换电路，其特征在于，所述第二差分放大器模块包括：

第三PMOS管，所述第三PMOS管的源极端与电源端电连接，所述第三PMOS管的栅极端与所述第三PMOS管的漏极端电连接；

第三NMOS管，所述第三NMOS管的漏极端与所述第三PMOS管的漏极端电连接，所述第三NMOS管的栅极端与所述第二反相器的输入端电连接，所述第三NMOS管的源极端与接地端电连接；

第四PMOS管，所述第四PMOS管的源极端与所述第三PMOS管的源极端电连接，所述第四PMOS管的栅极端与所述第三PMOS管的栅极端电连接；

第四NMOS管，所述第四NMOS管的漏极端与所述第四PMOS管的漏极端电连接，所述第四NMOS管的栅极端与所述第二反相器的输出端电连接，所述第四NMOS管的源极端与所述第三NMOS管的源极端电连接。

5.根据权利要求4所述的带伪差分放大的电平转换电路，其特征在于，所述电平转换模块包括：

第五PMOS管，所述第五PMOS管的源极端与电源端电连接；

第五NMOS管，所述第五NMOS管的漏极端与所述第五PMOS管的漏极端电连接，所述第五NMOS管的栅极端与所述第二NMOS管的漏极端电连接，所述第五NMOS管的源极端与接地端电连接；

第六PMOS管，所述第六PMOS管的源极端与所述第五PMOS管的源极端电连接，所述第六PMOS管的栅极端与所述第五PMOS管的漏极端电连接，所述第六PMOS管的漏极端与所述第五PMOS管的栅极端电连接；

第六NMOS管，所述第六NMOS管的漏极端与所述第六NMOS管的漏极端电连接，所述第六NMOS管的栅极端与所述第四NMOS管的漏极端电连接，所述第六NMOS管的源极端与所述第五NMOS管的源极端电连接。

6.根据权利要求5所述的带伪差分放大的电平转换电路，其特征在于，所述第二反相器模块包括：

第三反相器，所述第三反相器的第一端与电源端电连接，所述第三反相器的第二端与接地端电连接，所述第三反相器的输入端与所述第六NMOS管的漏极端电连接。