[发明专利]一种QDR SRAM应用验证系统及其验证方法

说明书

本发明公开了一种QDR SRAM应用验证系统，包括PC机、QDRSRAM应用验证板和程控电源，该系统实现了对被测QDR SRAM电路各种功能的全面验证。本发明同时公开了一种基于该系统的验证方法，该方法首先确定上电顺序，然后进行读写功能应用验证、JTAG功能应用验证和I/O电流特性应用验证。本发明验证功能全面、通用性强，对QDR SRAM的应用验证具有重要意义。

技术领域

本发明属于芯片应用验证领域，涉及一种QDR SRAM应用验证系统及其验证方法。

背景技术

目前国内设计和生产宇航用QDR SRAM的厂商大都处于起步阶段，对QDR SRAM应用验证的经验很少，其中大部分应用验证系统和验证方法主要是验证QDR SRAM控制器与QDRSRAM的时序匹配性，首先对QDR SRAM的验证项目不够充分，且不能兼容不同型号QDR SRAM，第二验证方法相对单一，不具有通用性。为此，需开发一种QDR SRAM应用验证系统及其验证方法，以满足QDR SRAM的应用验证需求。

发明内容

本发明的技术解决问题是：克服现有技术的不足，为QDR SRAM应用验证提供一套验证功能全面、通用性强的QDR SRAM的应用验证系统及其验证方法。

本发明的技术解决方案是：

一种QDR SRAM应用验证系统，包括PC机、QDR SRAM应用验证板和程控电源；

QDR SRAM应用验证板包括FPGA、串口模块、电源模块、可控电源模块、电流检测模块、JTAG和被测QDR SRAM；

串口模块包括串口端口和RS232串口芯片，串口模块用于连接PC机和FPGA，将PC机的验证指令发送给FPGA，并将FPGA反馈的验证结果发送给PC机；

FPGA内部集成QDR SRAM控制器和可控时钟单元，QDR SRAM控制器用于连接被测QDR SRAM，QDR SRAM控制器根据接收的PC机验证指令，向被测QDR SRAM发送控制信号、地址和输入数据，采集被测QDR SRAM的输出数据；可控时钟单元为FPGA内部PLL，用于产生两种时钟频率，第一种时钟频率用于供FPGA正常工作，第二种时钟频率作为被测QDR SRAM的输入时钟频率；根据被测QDR SRAM的输出数据验证被测QDR SRAM功能是否正常，验证结果反馈给串口模块；

电源模块分别给FPGA、串口模块、电流检测模块供电；

可控电源模块给被测QDR SRAM提供内核供电电压和I/O供电电压；

电流检测模块用于采集被测QDR SRAM的I/O电流模拟信号，将其转换成为数字信号，发送给FPGA；

JTAG接收PC机发送的JTAG指令和预加载数据，并转发给被测QDR SRAM；捕获被测QDR SRAM的输出数据，转发给PC机；

程控电源为电源模块和可控电源模块供电；

PC机：向串口模块发送验证指令，通过串口模块接收验证结果，并进行记录和显示；向JTAG发送JTAG指令和预加载数据，对JTAG捕获的数据进行记录和显示，并验证被测QDR SRAM的JTAG功能是否正常。

所述被测QDR SRAM根据有无ODT功能，分为带ODT功能和不带ODT功能两种类型；

被测QDR SRAM与FPGA之间设置50欧姆上拉电阻，被测QDR SRAM和上拉电阻之间通过跳线帽的方式连接，当测试不带ODT功能的QDR SRAM时，将跳线帽扣上；当测试带ODT功能的QDR SRAM时，将跳线帽摘下；实现了在同一个插座下两种不同类型QDR SRAM的验证。