[发明专利]一种多复用性高速接口设备及控制方法

权利要求书

1.一种多复用性高速接口设备，其特征在于，包括上位机通讯模块一、上位机通讯模块二、CPU；

上位机通讯模块一、上位机通讯模块二分别连接到CPU；上位机通讯模块一用于输入输出SATA信号或PCIE信号，上位机通讯模块二用于输入输出PCIE信号或USB信号；

其中，上位机通讯模块一的SEL端连接CPU的PEDET端，并接第一上拉电阻，所述PEDET为所述CPU的PEDET接口；

上位机通讯模块二的SEL端连接CPU的DET端，并接第二上拉电阻；其中DET端是接地端。

2.一种如权利要求1所述的多复用性高速接口设备的控制方法，其特征在于，包括以下步骤：

步骤S100.插入外接高速接口，根据CPU的PEDET端电平是否拉低，进行判断：

若PEDET端电平拉低，则识别输入的信号为SATA信号；

若PEDET端电平拉高，则识别输入的信号为PCIE信号；

步骤S200.判断输入信号为SATA信号还是PCIE信号：

当输入的信号为SATA信号时，利用PEDET端拉低上位机通讯模块一的SEL端电平，切换由SATA输出信号至高速接口，同时通过软件GPIO切换CPU的SATA配置模式，将信号PIN配置为SATA信号，传输数据；

当输入的信号为PCIE信号时，利用PEDET端拉高上位机通讯模块一的SEL端电平，切换由PCIE输出信号至高速接口，同时通过软件GPIO切换CPU的PCIE配置模式，将信号PIN配置为PCIE信号，传输数据；

步骤S300.侦测CPU的DET端接入情况，根据DET端电平是否拉低，进行判断：

若DET端电平拉低，则切换至输入为SATA或PCIE且输出为USB的模式；

若DET端电平保持为高，则切换至输入为SATA或PCIE且输出为PCIE的模式。