[发明专利]一种硬掩膜叠层结构及半导体器件的形成方法

说明书

本发明实施例公开了一种硬掩膜叠层结构，用于自对准双重构图工艺，其特征在于，所述硬掩膜叠层结构包括：层叠设置的第一硬掩膜层和核心层；其中，所述第一硬掩膜层包括类金刚石碳层，所述核心层包括旋涂的含碳材料层。

技术领域

本发明涉及半导体制造领域，尤其涉及一种硬掩膜叠层结构及半导体器件的形成方法。

背景技术

自对准双重构图(Self-aligned Double Patterning，SADP)技术可以将图形分辨率提高一倍，广泛应用于28nm以下节点的存储器制造工艺中。

相变存储器，通过电加热的方式使相变存储材料在晶相和非晶相之间切换以实现数据的存储。相变存储材料的相变温度较低，为了在提高存储密度的同时稳定所述相变存储材料的性能，在刻蚀形成相变存储单元的过程中需搭配低温SADP工艺。

目前，高性能、低成本的低温SADP工艺是各半导体厂家研发的重点及难点。

发明内容

有鉴于此，本发明实施例为解决背景技术中存在的至少一个问题而提供一种硬掩膜叠层结构及半导体器件的形成方法。

为达到上述目的，本发明的技术方案是这样实现的：

本发明实施例提供了一种硬掩膜叠层结构，用于自对准双重构图工艺，所述硬掩膜叠层结构包括：层叠设置的第一硬掩膜层和核心层；

其中，所述第一硬掩膜层包括类金刚石碳层，所述核心层包括旋涂的含碳材料层。

上述方案中，所述第一硬掩膜层还包括第一氮氧化硅层，所述第一氮氧化硅层位于所述类金刚石碳层与所述核心层之间。

上述方案中，所述类金刚石碳层的厚度在之间。

上述方案中，所述核心层还包括第二氮氧化硅层，所述第二氮氧化硅层位于所述旋涂的含碳材料层的远离所述第一硬掩膜层的一侧。

上述方案中，所述第二氮氧化硅层的厚度在之间。

上述方案中，所述硬掩膜叠层结构还包括氮化硅层，所述氮化硅层位于所述第一硬掩膜层的远离所述核心层的一侧。

上述方案中，所述硬掩模叠层结构的制备温度在350℃以下。

本发明实施例还提供了一种半导体器件的形成方法，所述方法包括：

提供衬底，在所述衬底上形成待蚀刻层；

在所述待蚀刻层上形成硬掩膜叠层结构；其中，所述硬掩膜叠层结构为上述实施例中任一项所述的硬掩膜叠层结构；

对所述硬掩膜叠层结构进行自对准双重构图，形成目标掩膜图案；

以所述目标掩膜图案为掩膜，刻蚀所述待蚀刻层。

上述方案中，所述对所述硬掩膜叠层结构进行自对准双重构图，形成目标掩膜图案，包括：

对所述硬掩膜叠层结构执行第一次刻蚀以形成图案化的核心层；在所述图案化的核心层的侧壁位置处形成侧墙层；去除所述图案化的核心层；

以所述侧墙层为掩膜，对所述硬掩膜叠层结构执行第二次刻蚀以形成目标掩膜图案，所述目标掩膜图案包括经过所述第二次刻蚀后所述侧墙层的剩余部分及经过所述第二次刻蚀后被图案化的第一硬掩膜层。

上述方案中，所述在所述图案化的核心层的侧壁位置处形成侧墙层，包括：

形成覆盖所述图案化的核心层的间隔材料层；

去除部分所述间隔材料层以形成侧墙层，其中，所述侧墙层位于所述图案化的核心层的侧壁位置处。