[发明专利]一种避免处理器上电过程中I/O口闩锁的电路

权利要求书

1.一种避免处理器上电过程中I/O口闩锁的电路，其特征在于，包括控制单元、处理器、上电控制开关、接地开关和释放开关；

所述控制单元具有四个信号节点，分别为第一信号节点、第二信号节点、第三信号节点和第四信号节点；

所述处理器具有电源端、I/O口端和复位端；

所述接地开关的一端与处理器的I/O口端连接，接地开关的另一端接地，接地开关的触发端与控制单元的第一信号节点连接；

所述上电控制开关的一端接入直流电压，上电控制开关的另一端与处理器的电源端连接，上电控制开关的触发端与控制单元的第二信号节点连接；

所述处理器的复位端与控制单元的第三信号节点连接；

所述释放开关的一端与接地开关的触发端连接，所述释放开关的另一端接地，所述释放开关的触发端与控制单元的第四信号节点连接；

所述控制单元上电，第一信号节点、第二信号节点、第三信号节点和第四信号节点依顺序输出触发信号；

所述第一信号节点输出的触发信号作用在接地开关，所述接地开关保持导通；

所述第二信号节点输出的触发信号作用在上电控制开关，所述上电控制开关保持导通；

所述第三信号节点输出的触发信号作用在处理器的复位端，所述处理器复位；

所述第四信号节点输出的触发信号作用在释放开关，所述释放开关保持导通，对接地开关的触发端对地短接。

2.根据权利要求1所述的一种避免处理器上电过程中I/O口闩锁的电路，其特征在于，所述上电控制开关包括第一晶体管、场效应管、第一电阻和第二电阻；

所述第一晶体管的基极通过第一电阻与控制单元的第二信号节点连接，所述第一晶体管的发射极与场效应管的栅极连接，所述第一晶体管的集电极接地；

所述场效应管的漏极与直流电压连接，所述场效应管的源极与处理器的电源端连接，所述第二电阻的一端与场效应管的漏极连接，所述第二电阻的另一端与场效应管的栅极连接。

3.根据权利要求1所述的一种避免处理器上电过程中I/O口闩锁的电路，其特征在于，所述接地开关包括第二晶体管、第三电阻以及第四电阻；

所述第二晶体管的基极通过第三电阻与控制单元的第一信号节点连接，所述第二晶体管的发射极与处理器的I/O口端连接，所述第二晶体管的集电极通过第四电阻接地。

4.根据权利要求3所述的一种避免处理器上电过程中I/O口闩锁的电路，其特征在于，所述释放开关包括第三晶体管和第五电阻；

所述第三晶体管的基极通过第五电阻与控制单元的第四信号节点连接，所述第三晶体管的发射极与第二晶体管的基极连接，所述第三晶体管的集电极接地。

5.根据权利要求1所述的一种避免处理器上电过程中I/O口闩锁的电路，其特征在于，还包括第六电阻和第一电容；

所述第六电阻的一端与控制单元的电源端连接，所述第六电阻的另一端与控制单元的第一信号节点连接；

所述第一电容的一端与控制单元的第一信号节点连接，所述第一电容的另一端接地。

6.根据权利要求1所述的一种避免处理器上电过程中I/O口闩锁的电路，其特征在于，所述I/O口端包括UART接口、I²C接口和/或SPI接口。

7.根据权利要求1所述的一种避免处理器上电过程中I/O口闩锁的电路，其特征在于，所述第一信号节点、第二信号节点、第三信号节点和第四信号节点相邻两者输出触发信号的时间间隔包括30ms、60ms和120ms。

8.根据权利要求1-7任一项所述的一种避免处理器上电过程中I/O口闩锁的电路，其特征在于，所述控制单元为LM3880型芯片。