[发明专利]半导体器件及其形成方法

说明书

本发明涉及半导体器件及其形成方法。一种器件，包括：在衬底之上的第一晶体管，布置在第一晶体管之上的第二晶体管，以及布置在第二晶体管之上的存储器元件。第二晶体管包括沟道层，围绕沟道层的侧壁的栅极电介质层，以及围绕栅极电介质层的侧壁的栅极电极。

技术领域

本公开涉及半导体器件及其形成方法。

背景技术

许多现代电子设备包含电子存储器。电子存储器可以是易失性存储器或非易失性存储器。非易失性存储器在断电时会保留其存储的数据，而易失性存储器在断电时会丢失其存储的数据。诸如电阻式随机存取存储器 (RRAM)、磁阻式随机存取存储器(MRAM)和相变随机存取存储器 (PCRAM)之类的新兴存储器由于其简单的结构及其与互补金属氧化物半导体(CMOS)逻辑制造工艺的兼容性而成为下一代非易失性存储器的有希望的候选者。

发明内容

根据本公开的第一方面，提供了一种半导体器件，包括：第一晶体管，布置在衬底之上；第二晶体管，布置在所述第一晶体管之上，其中，所述第二晶体管包括：沟道层；栅极电介质层，围绕所述沟道层的侧壁；以及栅极电极，围绕所述栅极电介质层的侧壁；以及存储器元件，布置在所述第二晶体管之上。

根据本公开的第二方面，提供了一种半导体器件，包括：衬底；第一晶体管阵列，在所述衬底之上；第一绝缘层，覆盖所述第一晶体管阵列；第二晶体管阵列，布置在所述第一绝缘层之上，其中，所述第二晶体管阵列的晶体管包括：第一沟道层；第一栅极电介质层，围绕所述第一沟道层的侧壁；以及第一栅极电极，围绕所述第一栅极电介质层的侧壁；以及第一存储器元件，布置在所述第二晶体管阵列之上并且电连接至所述第二晶体管阵列。

根据本公开的第三方面，提供了一种制造半导体器件的方法，包括：形成第一导线；在所述第一导线之上形成栅极电极层；在所述栅极电极层中图案化开口；在所述开口的侧壁上形成栅极电介质层；在所述开口中的所述栅极电介质层的侧壁上形成沟道层；形成布置在所述沟道层之上的存储器元件；以及图案化所述栅极电极层以限定栅极电极，其中，所述栅极电极中的每一个围绕所述沟道层的相应侧壁。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳地理解本公开的各个方面。应注意，根据行业中的标准实践，各种特征没有按比例绘制。实际上，为了讨论的清楚，各种特征的尺寸可能被任意地增大或缩小了。

图1A至图1Q示出了根据本公开的实施例的处于中间阶段的半导体器件的示例性截面图和平面图。

图1R示出了根据本公开的实施例的存储器单元的等效电路图。

图2A至图2E示出了根据本公开的实施例的处于中间阶段的半导体器件的示例性截面图。

图3A至图3G示出了根据本公开的实施例的处于中间阶段的半导体器件的示例性截面图。

图4A至图4D示出了根据本公开的实施例的处于中间阶段的半导体器件的示例性截面图。

图5A至图5G示出了根据本公开的实施例的处于中间阶段的半导体器件的示例性截面图。

图6A至图6C示出了根据本公开的实施例的处于中间阶段的半导体器件的示例性截面图。

图7A至图7B示出了根据本公开的实施例的处于中间阶段的半导体器件的示例性截面图。

图8示出了根据本公开的实施例的处于中间阶段的半导体器件的示例性截面图。

具体实施方式