[发明专利]一种三维集成低相位噪声压控振荡器

说明书

本发明公开了一种三维集成低相位噪声压控振荡器，包括电源，电源连接M1和M2的源极和衬底，M1的栅极与Lv1的输出端及C2的输入端连接，M2的栅极与Lv2的输出端以及C1的输入端连接，Vbias与Lv1和Lv2的输入端，M1的漏极与L1和R1的输入端连接，L1的输出端连接，R1的输出端与C1和Cv1的输出端、Lv3的输入端、Vout1连接，M2的漏极与L2的输入端连接，L2的输出端与R2的输入端连接，R2的输出端与C2和Cv2的输出端、Lv4的输入端、Vout2连接，Vctr1与Cv1和Cv2的输入端连接，接地端与Lv3和Lv4的输出端连接。本发明具有芯片面积小、相位噪声低、等优点。

技术领域

本发明属于三维集成电路技术领域，涉及一种三维集成低相位噪声压控振荡器。

背景技术

压控振荡器(VCO)在射频电路中具有重要的地位，特别是在锁相环电路、时钟恢复电路和频率综合器电路等更是重中之重，其振荡频率可通过控制电压进行调节。其中相位噪声直接影响输出频率的稳定性，电感、电容调频振荡器是唯一可靠的实现方法，但是电感、电容占用较大的芯片面积。

随着微电子技术的发展，微电子器件的尺寸按照摩尔定律持续减小，集成电路的集成度也逐渐增大。目前压控振荡器难以满足未来集成度高、性能优越的要求。

发明内容

本发明的目的是提供一种三维集成低相位噪声压控振荡器，解决了现有技术中存在的压控振荡器电路中高相位噪声的问题。

本发明所采用的技术方案是，一种三维集成低相位噪声压控振荡器，包括电源VDD，电源VDD连接TSV垂直开关M1的源极和衬底以及TSV垂直开关M2的源极和衬底，TSV垂直开关M1的栅极与惠斯通电感电桥Lv1的输出端及TSV电容管C2的输入端连接，TSV垂直开关M2的栅极与惠斯通电感电桥Lv2的输出端以及TSV电容管C1的输入端连接，基准电压Vbias与惠斯通电感电桥Lv1的输入端以及惠斯通电感电桥Lv2的输入端连接，TSV垂直开关M1的漏极与TSV电感L1的输入端连接，TSV电感L1的输出端与电阻R1的输入端连接，电阻R1的输出端与TSV电容管C1的输出端、TSV变容管Cv1的输出端、惠斯通电感电桥Lv3的输入端、电路输出端口Vout1连接，TSV垂直开关M2的漏极与TSV电感L2的输入端连接，TSV电感L2的输出端与电阻R2的输入端连接，电阻R2的输出端与TSV电容管C2的输出端、TSV变容管Cv2的输出端、惠斯通电感电桥Lv4的输入端、电路输出端口Vout2连接，变容管控制电源Vctr1与TSV变容管Cv1的输入端、TSV变容管Cv2的输入端连接，接地端GND与惠斯通电感电桥Lv3的输出端、惠斯通电感电桥Lv4的输出端连接。

本发明的特点还在于：

TSV垂直开关M1包括N型硅衬底(4)，N型硅衬底(4)中设有竖直的TSV铜柱(1)，TSV铜柱(1)外侧设有介质层(2)，N型硅衬底(4)上下两端的介质层(2)外侧均设置有p+掺杂区(7)，p+掺杂区(7)外侧面上设有重布线层(3)，重布线层(3)以外的TSV垂直开关M1上下端面上设有二氧化硅层(6)，上、下重布线层(3)分别引出作为MOS的源极S和漏极D，TSV铜柱(1)顶端引出作为MOS的栅极G。

TSV电感L1、L2、L3、L4、L5、L6均由2N个TSV电感铜柱构成。

TSV电容管C1包括P型硅衬底(5)，P型硅衬底(5)上设有半通孔TSV铜柱(1)，半通孔TSV铜柱(1)外侧设有介质层(2)，介质层(2)外侧设有金属层(8)，金属层(8)和P型硅衬底(5)外侧面上设有重布线层(3)，金属层(8)通过P型硅衬底(5)表面上的重布线层(3)引出作为TSV电容管C1的输出端，重布线层(3)以外的TSV电容管C1上下端面上均设有二氧化硅层(6)，半通孔TSV铜柱(1)顶端引出作为TSV电容管C1的输入端。