[发明专利]一种基于3T-3MTJ存储单元的磁性随机存储器及其读取方法

说明书

本发明公开一种基于3T‑3MTJ存储单元的磁性随机存储器及其读取方法，属于非易失性存储器领域，包括3T‑3MTJ存储单元、逻辑控制电路、多边选择电路MUX和灵敏放大器SA。当多边选择电路MUX选通S0端和S1端时，NMOS管N3关断，灵敏放大器SA将读出磁性隧道结M01和M02的存储信息；当多边选择电路MUX选通S0端和S2端时，NMOS管N3导通，灵敏放大器SA通过比较两边电流的大小读出磁性隧道结M03的存储信息。由此可见，一个3T‑3MTJ存储单元可以存储2Bit数据；与2T‑2MTJ存储单元相比能够大幅度提高存储单元的密度，与1T‑1MTJ存储单元相比具有更高的读出可靠性。

技术领域

本发明涉及非易失性存储器技术领域，特别涉及一种基于3T-3MTJ存储单元的磁性随机存储器及其读取方法。

背景技术

磁性随机存储器是一种新型的非易失性信息存储器，具有功耗低、读写速度快、可靠性高和兼容标准CMOS工艺等优点。随着半导体技术的不断发展，不断更新的电子产品对存储器的性能提出了更高的要求，包括更高的密度、更高的读写速度和更低的功耗等。

典型的MRAM存储单元具有1T-1MTJ和2T-2MTJ两种单元结构。其中1T-1MTJ存储单元，其读取电路需要引入参考单元；参考单元通常由几个MTJ器件组成，参考单元与数据单元之间的阻值窗口比MTJ单元的高低阻值窗口更小，同时，由于MTJ器件的温度特性和电压偏置效应，加大了参考单元的设计难度和读取电路的读出错误率，影响电路的可靠性。为了解决上述问题，提出了2T-2MTJ的存储单元结构，采用自参考的形式，单元中的两个MTJ器件始终处于相反的存储状态，采用该存储单元结构会提升存储器的读出可靠性，但是用两个存储状态互补的单元存储1Bit数据，会增大存储阵列的面积。

发明内容

本发明的目的在于提供一种基于3T-3MTJ存储单元的磁性随机存储器及其读取方法，在可靠性和密度上兼顾1T-1MTJ和2T-2MTJ单元结构下的存储特性。

为解决上述技术问题，本发明提供了一种基于3T-3MTJ存储单元的磁性随机存储器，包括3T-3MTJ存储单元、逻辑控制电路、多边选择电路MUX和灵敏放大器SA；

所述多边选择电路MUX选择读出所述3T-3MTJ存储单元所存储的数据；

所述的灵敏放大器SA连接所述多边选择电路MUX，用于数据信号的放大和读出；

所述逻辑控制电路分别通过SAE线、SEL线和字线WL连接所述灵敏放大器SA、多边选择电路MUX和所述3T-3MTJ存储单元。

可选的，所述3T-3MTJ存储单元包括第一1T-1MTJ单元、第二1T-1MTJ单元、第三1T-1MTJ单元，以及NMOS管N3；所述第一1T-1MTJ单元包括NMOS管N0磁性隧道结M01；所述第二1T-1MTJ单元包括NMOS管N1磁性隧道结M02；所述第三1T-1MTJ单元包括NMOS管N2磁性隧道结M03；

所述磁性隧道结M01的一端连接NMOS管N0的漏端，另一端接多边选择电路MUX的S0端；所述磁性隧道结M02的一端连接NMOS管N1的漏端，另一端接多边选择电路MUX的S1端；所述磁性隧道结M03的一端连接NMOS管N2的漏端，另一端接多边选择电路MUX的S2端；

NMOS管N3的源极接多边选择电路MUX的S0端，漏极接多边选择电路MUX的S1端，栅极连接至所述逻辑控制电路的SE开关信号端。

可选的，所述磁性隧道结M01和M02为参考单元，存储1Bit的信息；所述磁性隧道结M03为数据单元，存储1Bit的信息。

可选的，所述NMOS管N0、NMOS管N1和NMOS管N2的栅极均连接字线WL，源极均连接到源线SL，进行读取的时候源线SL连接到地GND。

本发明还提供了一种基于3T-3MTJ存储单元的磁性随机存储器的读取方法，包括：