[发明专利]一种嵌入式端的表计主刻度线实时分割方法及系统

权利要求书

1.一种嵌入式端的表计主刻度线实时分割方法，其特征在于，包括以下步骤：

S1：分割网络训练

采用表盘主刻度线数据训练一个原始的Unet网络，并将训练后的Unet网络作为知识蒸馏的教师网络；

S2：通道裁剪处理

对步骤S1中经过训练的Unet网络进行通道裁剪处理，得到计算量更小的thin U-Net网络；

S3：减少参数量

对步骤S2中的thin U-Net网络进行处理获得参数量更小的Unet网络，并在表盘主刻度线数据上训练，得到的网络作为知识蒸馏的学生网络；

S4：知识蒸馏

采用知识蒸馏方法训练方法，使用教师网络对学生网络进行训练，提升学生网络的精度。

2.根据权利要求1所述的一种嵌入式端的表计主刻度线实时分割方法，其特征在于：在所述步骤S1中，表盘主刻度线数据为经过标注后的表盘图像数据。

3.根据权利要求1所述的一种嵌入式端的表计主刻度线实时分割方法，其特征在于：在所述步骤S2中，通道裁剪处理即对经过训练的原始Unet网络按比例缩小每层卷积核的通道数。

4.根据权利要求1所述的一种嵌入式端的表计主刻度线实时分割方法，其特征在于：在所述步骤S3中，对步骤S2中的thin U-Net网络进行处理的方式为采用可分离卷积替换原始卷积方式，具体处理过程如下：

假设F为输入特征图,数据维度为D_F×D_F×M，M为输入通道数。K为卷积核，数据维度为D_K×D_K×M×N，N为输出通道数。G为F经过传统卷积得到的输出特征图，数据维度为D_F×D_F×N，则原始卷积公式为：

G_k,l,n＝∑_i,j,mK_i,j,m,n·F_{k+i-1,l+j-1,m}；

为深度卷积核,数据维度为D_K×D_K×M，为F经过深度分离卷积得到的输出特征图，数据维度为D_F×D_F×M，则分离卷积公式为：

5.根据权利要求4所述的一种嵌入式端的表计主刻度线实时分割方法，其特征在于：所述步骤S4的具体过程为：

S41：固定教师网络的参数，提取教师网络输出层softmax的结果为pred_teacher；

S42：设置学生网络参数可更新，并提取输出层softmax的结果为pre_student；根据标注信息生成的标签为pre_label；

S43：计算pred_teacher与pre_student的均方误差，记为L1；计算pre_teacher和pre_label的交叉熵，记为L2；则整体网络的误差为L＝(1-a)*L2+a*L1，其中a为均衡系数；

S44：将L进行反向传播，更新学生网络的参数。

6.一种嵌入式端的表计主刻度线实时分割系统，其特征在于，采用如权利要求1～5任一项所述的分割方法对图像中的表计主刻度线进行分割，包括：

训练模块，用于采用表盘主刻度线数据训练一个原始的Unet网络，并将其作为知识蒸馏的教师网络；

裁剪模块，用于对经过训练的Unet网络进行通道裁剪处理，得到计算量更小thin U-Net网络；

参数量处理模块，用于对thin U-Net网络进行处理获得参数量更小的Unet网络，并在表盘主刻度线数据上训练，得到的网络作为知识蒸馏的学生网络；

蒸馏模块，用于采用知识蒸馏方法训练方法，使用教师网络对学生网络进行训练，提升学生网络的精度；

中央处理模块，用于向其他模块发出指令，完成相关动作；

所述训练模块、裁剪模块、参数量处理模块、蒸馏模块均与中央处理模块电连接。