[发明专利]一种电子设备及CPLD固件加载方法

权利要求书

1.一种电子设备，其特征在于，包括：处理器、复位延迟电路、CPLD，所述CPLD分别与所述处理器和所述复位延迟电路连接；

所述CPLD用于，确定所述CPLD中的固件版本已经刷新，向所述处理器发送复位请求信号；

所述处理器用于响应所述复位请求信号生成关机信号；

所述CPLD还用于接收所述关机信号，并向所述复位延迟电路发送第一复位信号；

所述复位延迟电路用于对所述第一复位信号进行延迟预处理，得到第二复位信号；

所述CPLD还用于接收所述第二复位信号，并进行复位，在复位后，加载并运行更新后的固件版本。

2.根据权利要求1所述的电子设备，其特征在于，所述CPLD包括寄存器和IO控制单元，所述寄存器预设有用于表征所述CPLD中的固件版本是否刷新的标识位；

IO控制单元，用于通过判断所述寄存器的预设标识位中的字符是否为预设字符来确定所述CPLD中的固件版本是否已经刷新；在所述寄存器的预设标识位中的字符为所述预设字符时，确定所述CPLD中的固件版本已经刷新。

3.根据权利要求1所述的电子设备，其特征在于，所述复位延迟电路包括：RC延迟电路和整形电路，所述RC延迟电路和所述整形电路均与所述CPLD连接，所述RC延迟电路还与所述整形电路连接；所述RC延迟电路，用于对所述第一复位信号进行延迟，得到一个从低电平到高电平缓慢变化的信号，或者得到一个从高电平到低电平缓慢变化的信号；所述整形电路，用于对从低电平到高电平缓慢变化的信号，或者从高电平到低电平缓慢变化的信号进行整形，得到一个从高电平到低电平平顺变化的第二复位信号。

4.根据权利要求3所述的电子设备，其特征在于，所述第一复位信号的有效电平为低电平，所述第二复位信号的有效电平为低电平；所述RC延迟电路包括：第一电阻、第二电阻、第三电阻、第一电容、二极管和开关管；所述整形电路包括：反相施密特触发器；

所述第一电阻的第一端与所述CPLD连接，所述第一电阻的第一端还通过第二电阻与电源连接，所述第一电阻的第一端还与二极管的阳极端连接，所述第一电阻的第二端经所述第一电容接地，所述第一电阻的第二端还分别与所述二极管的阴极端、所述开关管的第一端连接，所述开关管的第二端接地，所述开关管的第三端与所述反相施密特触发器的输入端连接，所述开关管的第三端还通过第三电阻与电源连接，所述反相施密特触发器的输出端与所述CPLD连接。

5.根据权利要求3所述的电子设备，其特征在于，所述第一复位信号的有效电平为高电平，所述第二复位信号的有效电平为低电平；所述RC延迟电路包括：第一电阻、第二电阻、第三电阻、第一电容、二极管和开关管；所述整形电路包括：正相施密特触发器；

所述第一电阻的第一端与所述CPLD连接，所述第一电阻的第一端还通过第二电阻与电源连接，所述第一电阻的第一端还与二极管的阴极端连接，所述第一电阻的第二端经所述第一电容接地，所述第一电阻的第二端还分别与所述二极管的阳极端、所述开关管的第一端连接，所述开关管的第二端接地，所述开关管的第三端与所述正相施密特触发器的输入端连接，所述开关管的第三端还通过第三电阻与电源连接，所述正相施密特触发器的输出端与所述CPLD连接。

6.根据权利要求1所述的电子设备，其特征在于，所述CPLD包括：IO控制单元、逻辑门电路，所述逻辑门电路分别与所述IO控制单元、所述处理器和所述复位延迟电路连接；

所述IO控制单元，用于确定所述CPLD中的固件版本已经刷新，向所述处理器以及所述逻辑门电路分别发送所述复位请求信号；

所述逻辑门电路，用于对所述复位请求信号以及所述关机信号进行逻辑运算，输出所述第一复位信号。