[发明专利]半导体装置和其形成方法

说明书

本公开涉及半导体装置和其形成方法。一种半导体装置包含半导体衬底；和多层级布线结构，其处于所述半导体衬底上，所述多层级布线结构至少包含处于所述半导体衬底上方的中间金属层和处于所述中间金属层上方的最上部金属层，且所述多层级布线结构划分成主电路部分和环绕所述主电路部分的切划部分；其中所述多层级布线层的所述切划部分至少包含所述中间金属层中暴露的金属衬垫。

技术领域

本公开涉及半导体装置和其形成方法。

背景技术

举例来说，在例如动态随机存取存储器(下文称为DRAM)的半导体装置中，在一些情况下设置处于金属互连件之间的具有低介电常数的低k绝缘膜以减小互连件之间的电容并且达成电路的高速操作。举例来说，SiOC和SiCN用作具有低介电常数的膜。在以下描述中，这些具有低介电常数的膜被称为低k绝缘膜。低k绝缘膜与氧化硅膜和氮化硅膜相比具有较低粘附性，且所述材料还易碎。出于这些原因，当分切(dice)上面形成有例如DRAM的半导体元件的半导体晶片以将半导体元件分隔成个别半导体芯片时，分切引起的裂纹有时在低k绝缘膜和膜界面(SiO2/SiOC、SiOC/SiCN、SiCN/SiO2)中传播并且到达半导体装置的主电路部分，进而减小半导体装置的良率。

发明内容

在一个方面中，本公开涉及一种半导体装置，其包括：半导体衬底；和多层级布线结构，其处于所述半导体衬底上，所述多层级布线结构至少包含处于所述半导体衬底上方的中间金属层和处于所述中间金属层上方的最上部金属层，且所述多层级布线结构划分成主电路部分和环绕所述主电路部分的切划部分；其中所述多层级布线层的所述切划部分至少包含所述中间金属层中暴露的金属衬垫。

在另一方面中，本公开涉及一种半导体装置，其包括：半导体衬底，其具有包含第一部分和第二部分的主表面；低k绝缘膜，其覆盖所述半导体衬底的主表面的所述第一部分和所述第二部分；和第一绝缘层，其覆盖所述半导体衬底的所述主表面的所述第一和第二部分的所述低k绝缘膜；其中所述第一部分的所述第一绝缘层具有第一厚度，且所述第二部分的所述第二绝缘层具有第二厚度。

在又一方面中，本公开涉及一种方法，其包括：在具有第一、第二和第三区的半导体衬底上方形成绝缘膜；在所述绝缘膜上形成光致抗蚀剂；和使用光掩模图案化所述光致抗蚀剂，所述光掩模具有第一透射率的第一部分、第二透射率的第二部分以及覆盖有遮蔽材料的第三部分，以使得所述光致抗蚀剂的剩余厚度在对应于所述光掩模的所述第一、第二和第三部分的所述第一、第二和第三区当中变得不同。

附图说明

图1是说明根据实施例的半导体装置的布局的示意性配置的一个实例的平面视图。

图2是说明根据实施例的半导体装置的示意性配置的一个实例的平面视图。

图3是说明根据实施例的半导体装置的切划部分的示意性配置的一个实例的平面视图，并且是图1中的区P的放大视图。

图4A和4B是说明根据第一实施例的半导体装置的切划部分的示意性配置的一个实例的图式。图4A是说明沿着图3中的线S-S的部分的示意性配置的纵截面，且图4B是说明沿着图3中的线T-T的部分的示意性配置的纵截面。另外，图4A和4B是说明根据第一实施例的形成半导体装置的方法的纵截面，并且是说明在图11A和11B之后的步骤的一个实例的图式。

图5A是说明根据实施例的半导体装置的存储器单元区的示意性配置的一个实例的纵截面。图5B是说明根据实施例的半导体装置的外围电路部分的示意性配置的一个实例的纵截面。

图6A和6B是说明根据第一实施例的形成半导体装置的方法的中间步骤的一个实例的纵截面。图6A是说明沿着图3中的线S-S的部分的示意性配置的纵截面，且图6B是说明沿着图3中的线T-T的部分的示意性配置的纵截面。