[发明专利]一种相位抖动测试方法及系统有效
申请号: | 202110458750.3 | 申请日: | 2021-04-27 |
公开(公告)号: | CN113138318B | 公开(公告)日: | 2022-05-06 |
发明(设计)人: | 罗超超 | 申请(专利权)人: | 山东英信计算机技术有限公司 |
主分类号: | G01R31/00 | 分类号: | G01R31/00;G01R23/16 |
代理公司: | 济南诚智商标专利事务所有限公司 37105 | 代理人: | 李修杰 |
地址: | 250001 山东省济南市高新区*** | 国省代码: | 山东;37 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 相位 抖动 测试 方法 系统 | ||
本发明公开了一种相位抖动测试方法及系统,所述方法包括:示波器差分探棒与待测件连接;调用示波器抖动分析功能,读取待测件在待测积分区间中可读取区间的相位噪声;通过读取的相位噪声数据拟合对应的频谱分布;根据拟合的频谱分布,计算求得完整的待测积分区间内相位抖动。所述系统包括示波器、拟合单元和计算单元。本发明基于数值分析的原理拓展积分区间,从而满足测试的相关要求。本发明使测试环境搭建更加简单,使用的测试装置更少,能够提高测试效率,降低测试成本。
技术领域
本发明涉及服务器测试领域,具体涉及一种相位抖动测试方法及系统。
背景技术
时钟是时序逻辑的基础,是数字电路中其他信号的参考,用于决定逻辑单元中的状态何时更新,是电路中最重要的组成部分之一。在数字逻辑电路中,大部分操作都是在时钟的作用下实现的,处理器的指令执行也都是在时钟的节拍下进行操作的,因此时钟的一些指标会对系统性能产生十分重要影响。
高速的通信系统对系统时钟精度、准确度以及各种环境下的稳定度要求很高,数字电路工作都是在时钟的边沿进行同步,因此时钟的边沿如果发生抖动,会导致系统的性能下降。如果采样时钟的上升沿发生了抖动,其上升沿采样的模拟信号的时间点相对于理想时钟应该采样的时间点发生了比较大的偏差,造成了采样误差,相当于对输入的模拟带来了噪声,导致系统的性能大大降低。
抖动(Jitter)来自与一个事件的理想时间的偏差,是从时域评价时钟信号质量的重要参数。现有技术中,相位抖动(Phase Jitter)可以通过频谱仪或示波器等仪器进行测量。
通过频谱仪获取其频谱曲线,然后在关注的频率区间内进行积分计算即可得到时钟信号在该频率区间的相位抖动。在测试单端信号时,可以直接将同轴线缆焊在待测点;在测试差分信号时,频谱仪上只有一个接口,需要接转接装置连接差分探棒进行测试。频谱仪测试的优点是底噪较小,但是测试差分信号时受限,需要额外的转接装置,测试环境复杂。
示波器具有Jitter分析功能,可以测量信号的频谱曲线以及Phase Jitter,测试环境易于搭建,但是积分区间受限,只能在载波频率的一半区间内积分,其频谱测量范围只能达到其基频的1/2。
因此,频谱仪测试和示波器测试均无法满足更高的测试要求。
发明内容
为了解决上述技术问题,本发明提出了一种相位抖动测试方法及系统,提高了相位抖动测试的便捷性。
为实现上述目的,本发明采用以下技术方案:
一种相位抖动测试方法,包括:
示波器差分探棒与待测件连接;
调用示波器抖动分析功能,读取待测件在待测积分区间中可读取区间的相位噪声;
通过读取的相位噪声数据拟合对应的频谱分布;
根据拟合的频谱分布,计算求得完整的待测积分区间内相位抖动。
进一步地,所述根据拟合的频谱分布,求得完整的积分区间内相位抖动,具体为:
其中,σrms表示相位抖动,LΦ(f)表示相位噪声的频谱分布,f1与f2表示待测积分区间,f0表示信号中心频率;f3为可读取区间与不可读取区间边界点。
进一步地,所述f3为f1与f2的中间值。
进一步地,所述通过读取的相位噪声数据拟合对应的频谱分布,具体为:
通过二阶拟合描述相位噪声的频谱分布。
进一步地,所述二阶拟合采用等距取值。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于山东英信计算机技术有限公司,未经山东英信计算机技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202110458750.3/2.html,转载请声明来源钻瓜专利网。