[发明专利]通孔的制造方法

说明书

本发明公开了一种通孔的制造方法，包括：步骤一、形成由第一TiN层、Al主体层和第二TiN层叠加而成的第一金属层；步骤二、形成硬质掩膜层并进行图形化。步骤三、对第一金属层刻蚀形成金属线；步骤四、采用HDPCVD工艺沉积层间膜，工艺中的等离子体会使硬质掩膜层的宽度减少；步骤五、定义出通孔的形成区域；步骤六、进行刻蚀形成通孔的开口，包括：步骤61、对层间膜进行第一次刻蚀；步骤62、进行采用递进式的多步子过刻蚀组成的过刻蚀；各子过刻蚀的工艺压强依次增加，各子过刻蚀中采用聚合物气体且最后一步子过刻蚀的聚合物气体加重；步骤63、去除通孔的开口底部的硬质掩膜层。本发明能防止通孔开口底部的第二TiN层被去除从而能防止铝被暴露而氧化。

技术领域

本发明涉及一种半导体集成电路制造方法，特别是涉及一种通孔(via)的制造方法。

背景技术

如图1A至图1E所示，是现有通孔的制造方法各步骤中的器件结构示意图；现有通孔的制造方法包括如下步骤：

步骤一、如图1A所示，在半导体衬底(未显示)上形成由第一TiN层101a、Al主体层101b和第二TiN层101c叠加而成的第一金属层。

步骤二、如图1A所示，在所述第一金属层表面形成硬质掩膜层102，对所述硬质掩膜层102进行图形化将金属连线的形成区域覆盖以及所述金属连线的形成区域外覆盖。

通常，所述硬质掩膜层102的材料采用SiON。

步骤三、如图1A所示，以所述硬质掩膜层102为掩膜对所述第一金属层刻蚀形成所述金属线101。

步骤四、如图1B所示，采用HDPCVD工艺沉积层间膜103，所述层间膜103将所述金属线101之间的间隔区域完全填充并延伸到所述金属线101顶部表面上，位于所述金属线101的顶部表面上和所述间隔区中的所述层间膜103的顶部表面相平，所述HDP CVD工艺中的等离子体会对所述硬质掩膜层102产生轰击作用而使所述硬质掩膜层102的宽度小于所述金属线101的宽度。比较图1A和图1B可知，图1B中的所述硬质掩膜层102的宽度减少，这样就无法对所述金属线101的顶部表面进行全覆盖，部分所述第二TiN层101c的表面会暴露。

通常，所述层间膜103的材料为氧化硅。

步骤五、如图1C所示，定义出通孔的形成区域，各所述通孔位于所述金属线101的选定区域的正上方，所述半导体衬底上包括多个所述通孔。

步骤六、如图1C所示，进行刻蚀形成所述通孔的开口104，包括如下分步骤：

步骤61、对所述层间膜103进行第一次刻蚀形成所述通孔的开口104，所述第一次刻蚀停止在所述硬质掩膜层102上；所述第一次刻蚀完成后，部分所述通孔的开口104的底部还具有所述层间膜103的残留，部分所述通孔的开口104区域大于底部的所述硬质掩膜层102所覆盖的区域。

步骤62、进行过刻蚀将所有所述通孔的开口104底部残留的所述层间膜103去除。

步骤63、进行第二次刻蚀去除所述通孔的开口104底部的所述硬质掩膜层102。

由图1C所示，由于部分所述第二TiN层101c未被所述硬质掩膜层102的保护，所述通孔的开口104的直径和所述金属线101的宽度接近时，所述通孔的开口104会偏移到所述硬质掩膜层102的覆盖区域外部，这样就容易在所述通孔的开口104的刻蚀工艺中对未被所述硬质掩膜层102所覆盖的所述第二TiN层101c产生刻蚀，这样底部的所述Al主体层101b的顶部表面会暴露出来，如虚线圈105所示。

之后还包括：