[发明专利]一种硬掩膜叠层结构及半导体器件的形成方法

权利要求书

1.一种硬掩膜叠层结构，用于自对准四重构图工艺，其特征在于，所述硬掩膜叠层结构包括：层叠设置的第一硬掩膜层、第一核心层和第二核心层，所述第一核心层位于所述第一硬掩膜层和所述第二核心层之间；

其中，所述第一硬掩膜层包括无定形碳层，所述第一核心层和所述第二核心层均包括旋涂的含碳材料层。

2.根据权利要求1所述的硬掩膜叠层结构，其特征在于，所述硬掩膜叠层结构还包括第一氮氧化硅层，所述第一氮氧化硅层位于所述第一硬掩膜层与所述第一核心层之间。

3.根据权利要求2所述的硬掩膜叠层结构，其特征在于，所述第一氮氧化硅层的厚度在之间。

4.根据权利要求1所述的硬掩膜叠层结构，其特征在于，所述硬掩膜叠层结构还包括第二氮氧化硅层，所述第二氮氧化硅层位于所述第一核心层和所述第二核心层之间。

5.根据权利要求4所述的硬掩膜叠层结构，其特征在于，所述第二氮氧化硅层的厚度在之间。

6.根据权利要求1所述的硬掩膜叠层结构，其特征在于，所述硬掩膜叠层结构还包括第三氮氧化硅层，所述第三氮氧化硅层位于所述第二核心层的远离所述第一核心层的一侧。

7.根据权利要求6所述的硬掩膜叠层结构，其特征在于，所述第三氮氧化硅层的厚度在之间。

8.根据权利要求1所述的硬掩膜叠层结构，其特征在于，所述硬掩膜叠层结构还包括氮化硅层，所述氮化硅层位于所述第一硬掩膜层的远离所述第一核心层的一侧。

9.根据权利要求1-8中任一项所述的硬掩膜叠层结构，其特征在于，所述硬掩膜叠层结构的制备温度在300℃以下。

10.一种半导体器件的形成方法，其特征在于，所述方法包括：

提供衬底，在所述衬底上形成待蚀刻层；

在所述待蚀刻层上形成硬掩膜叠层结构；其中，所述硬掩膜叠层结构为权利要求1-9任一项所述的硬掩膜叠层结构；

对所述硬掩膜叠层结构进行自对准四重构图，形成目标掩膜图案；

以所述目标掩膜图案为掩膜，刻蚀所述待蚀刻层。

11.根据权利要求10所述的半导体器件的形成方法，其特征在于，所述对所述硬掩膜叠层结构进行自对准四重构图，形成目标掩膜图案，包括：

对所述硬掩膜叠层结构执行第一次刻蚀以形成第一芯轴，所述第一芯轴包括经过所述第一次刻蚀后被图案化的第二核心层；在所述第一芯轴的侧壁位置处形成第一侧墙层；去除所述第一芯轴；

以所述第一侧墙层为掩膜，对所述硬掩膜叠层结构执行第二次刻蚀以形成第二芯轴，所述第二芯轴包括经过所述第二次刻蚀后剩余的第一侧墙层和经过所述第二次刻蚀后被图案化的第一核心层；在所述第二芯轴的侧壁位置处形成第二侧墙层；去除所述第二芯轴；

以所述第二侧墙层为掩膜，对所述硬掩膜叠层结构执行第三次刻蚀以形成目标掩膜图案，所述目标掩膜图案包括经过所述第三次刻蚀后剩余的第二侧墙层和经过所述第三次刻蚀后被图案化的第一硬掩膜层。

12.根据权利要求11所述的半导体器件的形成方法，其特征在于，所述硬掩膜叠层结构还包括第三氮氧化硅层，所述第三氮氧化硅层位于所述第二核心层的远离所述第一核心层的一侧；

所述对所述硬掩膜叠层结构执行第一次刻蚀以形成第一芯轴，包括：

对所述第三氮氧化硅层和所述第二核心层执行第一次刻蚀以形成第一芯轴，所述第一芯轴包括经过所述第一次刻蚀后被图案化的第三氮氧化硅层和第二核心层。