[发明专利]存储器地址线的制作方法

说明书

本发明实施例提供了一种存储器地址线的制作方法，包括：提供半导体结构；所述半导体结构至少包括第一地址线层；在所述第一地址线层上形成第一牺牲层；对所述第一牺牲层进行第一刻蚀，形成多条沿第一方向延伸且相距第一距离的第一牺牲条；形成第一定向组装层；所述第一定向组装层包括多条间隔设置的第二牺牲条和第一介质条；多条第二牺牲条中各第二牺牲条均沿第一方向延伸，且相距第二距离；所述第二距离小于所述第一距离；所述多条第二牺牲条中部分第二牺牲条与所述多条第一牺牲条在与所述第一方向垂直的第一平面的投影重叠；去除所述第一介质条；利用所述第二牺牲条作为第一掩膜层对所述第一地址线层进行第二刻蚀，得到第一地址线。

技术领域

本发明实施例涉及半导体技术领域，特别涉及一种存储器地址线的制作方法。

背景技术

随着信息社会的不断发展，各行业对高密度的存储器的需求日益增长，因此，为了提高存储器的存储密度，存储器中地址线(字线和位线)的分布密度一般设计得比较高，即字线间或者位线间的间隙很小。

相关技术中，在形成分布密度较高的存储器中地址线时，存在诸多的问题。

发明内容

为解决相关技术问题，本发明实施例提出一种存储器地址线的制作方法。

本发明实施例提供一种存储器地址线的制作方法，包括：

提供半导体结构；所述半导体结构至少包括第一地址线层；

在所述第一地址线层上形成第一牺牲层；

对所述第一牺牲层进行第一刻蚀，形成多条沿第一方向延伸且相距第一距离的第一牺牲条；

形成第一定向组装层；所述第一定向组装层包括多条间隔设置的第二牺牲条和第一介质条；多条第二牺牲条中各第二牺牲条均沿第一方向延伸，且相距第二距离；所述第二距离小于所述第一距离；所述多条第二牺牲条中部分第二牺牲条与所述多条第一牺牲条在与所述第一方向垂直的第一平面的投影重叠；

去除所述第一介质条；

利用所述第二牺牲条作为第一掩膜层对所述第一地址线层进行第二刻蚀，得到第一地址线。

上述方案中，所述方法还包括：

在形成所述第一牺牲层之前，在所述第一地址线层上形成阻挡层；

在进行所述第二刻蚀之后，去除所述阻挡层。

上述方案中，所述方法还包括：

在进行所述第一刻蚀之前，在所述第一牺牲层上形成第二掩膜层；

利用所述第二掩膜层对所述第一牺牲层进行第一刻蚀；

在进行所述第一刻蚀之后，去除所述第二掩膜层。

上述方案中，所述形成第二掩膜层，包括：

在所述第一牺牲层上形成第二介质层；

对所述第二介质层进行第三刻蚀，形成多条沿所述第一方向延伸且相距所述第一距离的第二介质条；将所述第二介质条作为所述第二掩膜层。

上述方案中，所述方法还包括：

在形成所述第一定向组装层之前，在所述多条第一牺牲条之间形成与所述第一牺牲条表面齐平的第三介质条。

上述方案中，所述在所述多条第一牺牲条之间形成与所述第一牺牲条表面齐平的第三介质条，包括：

在所述多条第一牺牲条之间填充用于形成所述第三介质条的材料；

对填充的所述材料进行平坦化处理，得到所述第三介质条。

上述方案中，所述形成第一定向组装层，包括：