[发明专利]一种基于PXI总线控制的数字射频混合域信号源

说明书

本发明公开一种基于PXI总线控制的数字射频混合域信号源，壳体两侧设置盖板和屏蔽腔体，数字板设置于壳体与盖板之间，射频板设置于壳体与屏蔽腔体之间；通过PCI接口与上位机相连，上位机发送信息给射频板上的FPGA，FPGA内的软核处理PCI协议，然后通过PCI协议与上位机双向通信；FPGA通过锁相环路PLL产生射频CW信号，经开关滤波后分两路，两路射频信号各自经过调制放大后，经耦合器耦合为一路射频信号然后送至检波器，射频信号经调理之后送至AD。本发明以PXI架构为基础，集成有模拟数字信号和射频信号，实现混合域的信号输出。

技术领域

本发明属于电子信息领域，具体涉及一种基于PXI总线控制的数字射频混合域信号源。

背景技术

由于PXI总线传输控制的大带宽、低时延、高效率的特点，基于PXI总线架构的测试系统装备需求日益增多，PXI模块也层出不穷，根据模块的功能划分，有总线通讯模块、数字信号模块、射频信号模块等主要的几类模块。

现在的测试系统追求通用化、统一化、多功能，这些模块往往都是功能单一，若是大型复杂的系统选型，用户必须配备以上所有模块。并且现有的信号源中少有集成一体化的数字射频信号源，同时现的PXI总线控制的信号单一且质量不高。

发明内容

发明目的：本发明的目的在于解决现有技术中存在的不足，提供一种基于PXI总线控制的数字射频混合域信号源，本发明以PXI架构为基础，集成有模拟数字信号和射频信号，实现混合域的信号输出。

技术方案：本发明的一种基于PXI总线控制的数字射频混合域信号源，包括壳体、数字板和射频板，壳体两侧分别设置有盖板和屏蔽腔体，数字板设置于壳体与盖板之间，射频板设置于壳体与屏蔽腔体之间；壳体上设有PCI接口，通过PCI接口与上位机相连，上位机发送信息给射频板上的FPGA，FPGA内的软核处理PCI协议，然后通过PCI协议与上位机双向通信；FPGA通过锁相环路PLL产生10M～18G宽带射频CW信号，经开关滤波后分两路，一路为5～18G高频信号，另一路为1～5G低频信号，两路射频信号各自经过调制放大后，经耦合器耦合为一路射频信号然后送至检波器，射频信号经调理之后送至AD；数字板解析指令后控制数字信号的信号时序和脉冲样式，最后进行幅度控制从而完成数字信号的直接合成；屏蔽腔体与射频板共形，屏蔽腔体内设有多个独立腔室，独立腔室分别对应各自开关滤波器。

其中，FPGA内通过软核实现与上位机的通信，该软核包括用户层、处理层、数据链路层和物理层；其中用户层提供数据接口与上位机收发数据，处理层解析相应指令并控制读写状态及其他寄存器状态，数据链路层设置Localbus端与FPGA进行数据交换，物理层实现信号源id和vendor号设置。

进一步地，所述FPGA根据AD采集的电压大小，控制DA输出至可调衰减器，实现功率的闭环控制；耦合器射频输出至一个SP4T开关合成一路（1G～18G），再经两级数控衰减输出；所述FPGA通过SPI串行控制PLL、AD、DA和ATT，各频段选择由开关切换，滤波后的两路信号均通过两级SPDT开关实现脉冲调制，功率补偿数据存入存储器；射频信号末级输出通过两片数控衰减器级联实现60dB的输出动态，精度达到±1dB。

进一步地，所述FPGA与AD、DA以及FLASH均设有接口连接，并通过SPI访问；所述上位机通过FPGA、PCI以及SPI来配置、控制和解析AD、DA以及FLASH。

进一步地，所述低频信号包括四段：1G～1.5G、1.5G～2G、2G～3.2G、3.2G～5G，所述高频信号包括三段：5G～7.5G、7.5G～15G、15G～18G；且各个屏蔽腔体上设有对应信号段的腔室。

进一步地，还包括PCI配置寄存器，且PCI配置寄存器的数据线和地址线AD0-AD31可复用。

进一步地，所述屏蔽腔体的内壁上设有吸波材料，屏蔽腔体的顶盖屏蔽于射频板上表面，屏蔽腔体的底面上设有与微带线路对应的凹槽，各个腔室相互独立密闭。