[发明专利]一种半导体器件及制备方法在审
| 申请号： | 202110466171.3 | 申请日： | 2021-04-28 |
| 公开（公告）号： | CN113192891A | 公开（公告）日： | 2021-07-30 |
| 发明（设计）人： | 许高博;殷华湘;徐秋霞;田国良;颜刚平;翟琼华;丁明正 | 申请（专利权）人： | 中国科学院微电子研究所 |
| 主分类号： | H01L21/8238 | 分类号： | H01L21/8238;H01L27/092 |
| 代理公司： | 北京华沛德权律师事务所 11302 | 代理人： | 房德权 |
| 地址： | 100029 *** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 半导体器件 制备 方法 | ||
1.一种半导体器件的制备方法，其特征在于，包括：
提供衬底，所述衬底已形成有P阱、N阱及隔离结构；
在所述衬底上依次形成高K栅介质层、金属栅电极层和功函数调节层，其中，所述P阱和所述N阱上方的所述金属栅电极层为同一材料；
向所述高K栅介质层、所述金属栅电极层及所述功函数调节层掺杂，以获得P型器件与N型器件栅极的不相同的预设功函数；
形成栅极堆叠，并制备源漏区。
2.如权利要求1所述的方法，其特征在于，所述向所述高K栅介质层、所述金属栅电极层及所述功函数调节层掺杂，以获得P型器件与N型器件栅极的预设功函数，包括：
对需形成所述P型器件的所述高K栅介质层、所述金属栅电极层及所述功函数调节层掺P型杂质，所述P型杂质包括硼和/或二氟化硼；
对需形成所述N型器件的所述高K栅介质层、所述金属栅电极层及所述功函数调节层掺N型杂质，所述N型杂质包括磷和/或砷。
3.如权利要求1所述的方法，其特征在于，所述获得P型器件与N型器件栅极的预设功函数，包括：
基于所述功函数调节层的厚度、掺杂的离子的能量及掺杂剂量，获得P型器件与N型器件栅极的不相同预设功函数。
4.如权利要求1所述的方法，其特征在于，所述向所述高K栅介质层、所述金属栅电极层及所述功函数调节层掺杂，包括：
采用离子注入工艺向所述高K栅介质层、所述金属栅电极层及所述功函数调节层掺杂。
5.如权利要求1所述的方法，其特征在于，包括：
所述功函数调节层的材料为多晶硅；
所述功函数调节层的厚度为10nm至50nm。
6.如权利要求1所述的方法，其特征在于，包括：
所述高K栅介质层的材料为HfO2、HfSiO和HfAlO中的一种或多种的组合；
所述高K栅介质层的厚度为1nm至3nm。
7.如权利要求1所述的方法，其特征在于，包括：
所述金属栅电极层的材料为TiN；
所述金属栅电极层的厚度为3nm至20nm。
8.一种半导体器件，其特征在于，包括：
衬底，包括：P阱、N阱及隔离结构；
栅极堆叠，位于所述衬底的P阱和N阱上方；所述栅极堆叠，包括自底向上依次设置的高K栅介质层、金属栅电极层、功函数调节层及导电层，以及两侧的侧墙；
源漏区，位于所述衬底的P阱和N阱中；所述源漏区，包括源漏延伸区和硅化物层。
9.如权利要求8所述的半导体器件，其特征在于，包括：
所述功函数调节层的材料为多晶硅；
所述功函数调节层的厚度为10nm至50nm。
10.如权利要求8所述的半导体器件，其特征在于，包括：
所述衬底的P阱和N阱上方的所述金属栅电极层为同一材料，
所述金属栅电极层的材料为TiN；
所述金属栅电极层的厚度为3nm至20nm。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所，未经中国科学院微电子研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/202110466171.3/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
