[发明专利]电路、对应的设备、系统和方法

说明书

本公开的实施例涉及电路、对应的设备、系统和方法。一种实施例电路包括：输入端子集合，被配置为接收携带输入数据的输入数字信号；输出端子集合，被配置为提供携带输出数据的输出数字信号；以及计算电路装置，被配置为根据输入数据产生输出数据。计算电路装置包括乘法器电路集合、加法器‑减法器电路集合、累加器电路集合以及可配置的互连网络。可配置的互连网络被配置为在至少两种处理配置中选择性地耦合乘法器电路、加法器‑减法器电路、累加器电路、输入端子以及输出端子。在第一配置中，计算电路装置被配置为根据第一功能集合计算输出数据，并且在第二配置中，计算电路装置被配置为根据不同的功能集合计算输出数据。

相关申请的交叉引用

本申请要求于2020年4月29日提交的意大利申请No.102020000009358的权益，其申请内容通过引用并入本文。

技术领域

本描述涉及数字信号处理电路，诸如硬件加速器，以及相关的方法、设备和系统。

背景技术

各种实时数字信号处理系统(随着汽车领域中的需求日益增长，例如，用于处理视频数据和/或图像数据、雷达数据、无线通信数据)可以涉及每单位时间处理相关数量的数据。在各种应用中，这种处理对于纯粹基于核心的实现方式(即，涉及运行处理软件的通用微处理器或微控制器的实现)可能变得要求很高。

因此，硬件加速器的使用在数据处理的某些领域中变得越来越重要，这是因为它有助于加速某些算法的计算。与基于核心的实现方式相比，正确设计的硬件加速器可以减少特定操作的处理时间。

文献中描述的或作为商业产品可用的常规硬件加速器可以包括不同类型的处理元件(也称为“数学单元”或“数学运算器”)，其中每个处理元件专用于特定操作的计算。例如，这样的处理元件可以包括乘法和累加(MAC)电路和/或配置为计算诸如激活非线性函数(ANLF)的激活函数的电路(例如，坐标旋转数字计算机(CORDIC)电路)。

上述处理元件中的每个处理元件通常被设计用于实现特定函数(例如，基-2蝶形算法、复向量的乘法、向量/矩阵积、三角函数或指数函数或对数函数、卷积等)。因此，常规硬件加速器通常包括通过某种互连网络连接在一起的各种这样的不同处理元件。在一些情况下，由于数据依赖性和/或架构限制，一次激活一个不同的处理元件，导致对硅区域和可用硬件资源的低效使用。

另一方面，纯粹用软件实现的、基于核心的方法(例如，利用单指令多数据(SIMD)处理器)可以涉及高时钟频率，以满足实时系统的通常的带宽要求，因为在这种情况下，每个处理元件都执行基本操作。

发明内容

一个或多个实施例的目的是提供解决上述缺点中的一个或多个缺点的硬件加速器设备。

特别地，一个或多个实施例旨在提供包括一个或多个处理元件的基于存储器的硬件加速器设备(在本公开的上下文中，也用缩写EDPA、增强的数据处理架构来指代)。硬件加速器设备中的处理元件可以在运行时重新配置，以提供提升的使用灵活性，并且有助于各种信号处理操作的有效计算，这些信号处理操作可以是在资源方面的特别要求(例如，快速傅立叶变换、数字滤波、人工神经网络的实现等)。

一个或多个实施例可以在实时处理系统中找到应用，在实时处理系统中，要求计算的操作(例如，向量/矩阵积、卷积、FFT、基-2蝶形算法、复向量乘法、三角函数或指数函数或对数函数等)的加速可以有助于满足某些性能要求(例如，在处理时间方面)。例如，在汽车领域可能就是这样。

根据一个或多个实施例，这种目标可以借助具有以下权利要求中阐述的特征的电路(例如，运行时可重构处理单元)来实现。

一个或多个实施例可以涉及对应的设备(例如，包括一个或多个运行时可重构处理单元的硬件加速器电路)。

一个或多个实施例可以涉及对应的系统(例如，包括硬件加速器电路的片上系统集成电路)。