[发明专利]屏蔽栅功率器件制造方法及其功率器件有效
| 申请号： | 202110467590.9 | 申请日： | 2021-04-28 |
| 公开（公告）号： | CN113223949B | 公开（公告）日： | 2022-07-19 |
| 发明（设计）人： | 张蕾;谭艳琼;陈正嵘;丁佳;钱佳成;李志国;吴长明 | 申请（专利权）人： | 华虹半导体（无锡）有限公司 |
| 主分类号： | H01L21/28 | 分类号： | H01L21/28;H01L21/311;H01L21/3213;H01L29/423 |
| 代理公司： | 上海浦一知识产权代理有限公司 31211 | 代理人： | 郭立 |
| 地址： | 214028 江*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 屏蔽 功率 器件 制造 方法 及其 | ||
1.一种屏蔽栅功率器件制造方法，其特征在于，包括：步骤S1，提供一半导体衬底，
在所述半导体衬底上刻蚀形成多个深沟槽，
在所述深沟槽沉积形成氧化层，所述氧化层覆盖所述深沟槽的底壁和侧壁并延伸覆盖所述半导体衬底的顶面，
用多晶硅材料填充所述深沟槽以形成源多晶硅层；步骤S2、刻蚀所述源多晶硅层，定义原胞区和保护环区，
刻蚀所述原胞区处的所述源多晶硅层，直至所述源多晶硅层的上表面低于所述半导体衬底的顶面至预设阈值a，
刻蚀所述保护环区处的所述源多晶硅层，直至所述源多晶硅层的上表面低于所述半导体衬底的顶面至预设阈值b，其中所述阈值a大于所述阈值b；
步骤S3、刻蚀所述氧化层，
刻蚀所述原胞区处的所述氧化层，形成栅沟槽，
刻蚀所述保护环区的所述氧化层，使所述氧化层的上表面与所述半导体衬底的顶面齐平，并使所述保护环区处的所述源多晶硅层裸露出来；
步骤S4、沉积薄膜层，
在所述原胞区和所述保护环区同时沉积二氧化硅薄膜层；步骤S5、沉积栅多晶硅层，
利用多晶硅材料沉积填充所述栅沟槽以形成所述栅多晶硅层；步骤S6、涂布光刻胶层，
在所述栅多晶硅层上涂布光刻胶，形成所述光刻胶层；步骤S7、栅多晶硅回刻，
对所述光刻胶层和所述栅多晶硅层进行回刻；
使所述原胞区的所述栅多晶硅层与所述半导体衬底上的所述薄膜层齐平，并使所述保护环区无所述栅多晶硅层残留；所述栅多晶硅回刻工艺的选择比为1比1。
2.如权利要求1所述的屏蔽栅功率器件制造方法，其特征在于：所述步骤S2中，刻蚀所述源多晶硅层的方法为干法刻蚀。
3.如权利要求1所述的屏蔽栅功率器件制造方法，其特征在于：所述步骤S3中，刻蚀所述氧化层2的方法为湿法刻蚀。
4.如权利要求1所述的屏蔽栅功率器件制造方法，其特征在于：
所述步骤S3中，在所述原胞区处，所述栅沟槽暴露出部分所述半导体衬底的侧壁和部分所述源多晶硅层的侧壁。
5.如权利要求1所述的屏蔽栅功率器件制造方法，其特征在于：所述步骤S4中，采用TEOS源PECVD生长二氧化硅薄膜。
6.如权利要求1所述的屏蔽栅功率器件制造方法，其特征在于：
所述步骤S5中，所述栅多晶硅层的上表面延伸覆盖所述半导体衬底上的所述薄膜层。
7.一种屏蔽栅功率器件，其特征在于：
所述屏蔽栅功率器件由前述任一权利要求所述的屏蔽栅功率器件制造方法制备而成。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于华虹半导体（无锡）有限公司，未经华虹半导体（无锡）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/202110467590.9/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
