[发明专利]集成电路及其制造方法

说明书

本文公开的一种集成电路包括第一多个单元行、第二多个单元行、第一时钟反相器和第二时钟反相器以及多个触发器。第二多个单元行布置为邻接第一多个单元行。第一多个单元行中的鳍的第一数量与第二多个单元行中的鳍的第二数量不同。第一时钟反相器和第二时钟反相器布置在第二多个单元行中。多个触发器布置在第一多个单元行和第二多个单元行中。多个触发器包括被配置为响应于第一时钟和第二时钟信号而运行的第一多个触发器。本发明的实施例还涉及制造集成电路的方法。

技术领域

本发明的实施例涉及集成电路及其制造方法。

背景技术

在电子系统中利用多位触发器电路来存储数字数据。多位触发器中包括的扫描触发器响应于时钟信号而运行，以存储许多位数据。在一些方法中，多位触发器电路是基于具有类似的电路拓扑和尺寸确定的电路。

发明内容

根据本发明实施例的一个方面，提供了一种集成电路，包括：第一多个单元行；第二多个单元行，布置为邻接第一多个单元行，其中，第一多个单元行中的鳍的第一数量与第二多个单元行中的鳍的第二数量不同；第一时钟反相器和第二时钟反相器，第一时钟反相器和第二时钟反相器布置在第二多个单元行中，其中，由第一时钟反相器产生的第一时钟信号和由第二时钟反相器产生的第二时钟信号具有不同的相位；以及多个触发器，布置在第一多个单元行和第二多个单元行中，其中，多个触发器包括被配置为响应于第一时钟信号和第二时钟信号而运行的第一多个触发器。

根据本发明实施例的另一个方面，提供了一种集成电路，包括：第一触发器，布置在第一单元中，和第二触发器，布置在第二单元中；第三触发器，布置在第三单元中，和第四触发器，布置在第四单元中；第一反相器，布置在第一时钟单元中，和第二反相器，布置在第二时钟单元中。其中，第一单元和第二单元具有第一高度，并且第三单元和第四单元以及第一时钟单元和第二时钟单元具有大于第一高度的第二高度。其中，第一时钟单元邻接第三单元，并且第三单元邻接第一单元、第四单元或其组合。

根据本发明实施例的又一个方面，提供了一种制造集成电路的方法，包括：在多个单元行中布置第一多个单元、第二多个单元和多个时钟单元，其中，第一多个单元中的每个具有第一宽度，第二多个单元中的每个具有不同于第一宽度的第二宽度；其中，多个时钟单元中的每个邻接第一多个单元中的至少一个；其中，将第一多个单元和第二多个单元以及多个时钟单元包括在作为多位触发器电路而运行的标准单元中。

附图说明

当与附图一起阅读时，根据以下详细描述最好地理解本发明的各方面。应注意，根据行业中的标准实践，各种部件未按比例绘制。实际上，为论述清楚，各种部件的尺寸可任意增加或减少。

图1A是根据一些实施例的半导体器件的一部分的顶部图示意图。

图1B是示出根据一些实施例的沿图1A中的截面线的一些单元行的结构的截面图示意图。

图2A是根据一些实施例的扫描触发器的一部分的示意图。

图2B是根据一些实施例的图2A的扫描触发器的布局图。

图3A至图3F是根据一些实施例的在图1A的半导体器件中的4位触发器电路中包括的图2A至图2B的几个扫描触发器的平面图或布局图。

图4A至图4B是根据一些实施例的在图1A的半导体器件中的8位触发器电路中包括的图2A至图2B的几个扫描触发器的平面图或布局图。

图5A是根据一些实施例的扫描触发器的一部分的示意图。

图5B是根据一些实施例的图5A的扫描触发器的布局图。

图6A至图6C是根据一些实施例的在图1A的半导体器件中的4位触发器电路中包括的图2A至图2B的几个扫描触发器和图5A至图5B的几个扫描触发器的平面图或布局图。