[发明专利]一种S型可配置延时线、时钟结构及时钟延时调整方法

权利要求书

1.一种S型可配置延时线，其特征在于，包括延时线单元链，所述延时线单元链的一端通过节点B与时钟输入Clock相连，所述时钟输入Clock为时钟输入port；所述延时线单元链的另一端通过节点A与主体时钟结构的内部时钟主干相连，进行时钟latency调整；所述延时线单元链包括处理单元S_cel l和延时线S_net，所述延时线S_net为多条且排列成S型；

每条所述延时线S_net均包括一层以上的金属layer；

所有所述layer均与时钟输入Clock的时钟输入port形成垂直关系布置。

2.根据权利要求1所述的S型可配置延时线，其特征在于，每条所述layer均具有中心节点J，通过中心节点J分成两段L1和L2，L1＝L2。

3.根据权利要求1或2所述的S型可配置延时线，其特征在于，所有所述layer的堆叠高度为S型可配置延时线的堆叠高度H，H为节点A和节点B之间的物理距离，H＝n*(W_layer+S_layer)，其中W_layer为延时线S_net的宽度，S_layer为延时线S_net在当前工艺下与相邻延时线S_net之间满足设计规则的最小间距，n为延时线S_net的条数。

4.一种基于上述权利要求1-3中任意一项S型可配置延时线的时钟结构，其特征在于，包括时钟主体结构、时钟输入Clock及所述S型可配置延时线，依据时钟主体结构中的delay/early需求与基准S_delay的关系，所述时钟主体结构通过所述节点A接入S型可配置延时线的相对应的所述延时线S_net上，令所述节点A和所述节点B直接互联，以实现delay/early的需求；所有所述延时线S_net均与时钟输入port成垂直关系。

5.根据权利要求4所述的时钟结构，其特征在于，所述时钟主体结构通过所述节点A接入相对应的所述延时线S_net上的中心节点J上。

6.根据权利要求5所述的时钟结构，其特征在于，所述基准S_delay为单个处理单元S_cell加单个延时线S_net组合的延时值，称为基准S_delay。

7.一种基于上述权利要求1-3中任意一项S型可配置延时线的时钟延时调整方法，其特征在于，步骤为：

步骤S1：得到主体时钟结构；

步骤S2：得到S型可配置延时线；所述延时线单元链包括处理单元S_cel l和延时线S_net，所述延时线S_net为多条且排列成S型；所述延时线单元链的一端通过节点B与时钟输入Clock相连，所述时钟输入Clock为时钟输入port；所述延时线单元链的另一端通过节点A与主体时钟结构的内部时钟主干相连，进行时钟latency调整；所有所述layer均与时钟输入Clock的时钟输入port形成垂直关系布置；

步骤S3：根据delay/early需求，计算出需求值与基准S_delay的关系，然后将节点A接入相对应的一个节点中；

步骤S4：时钟主干复制一条同等通路，通过节点A和节点B直接互联，完成调整。

8.根据权利要求7所述的时钟延时调整方法，其特征在于，所述基准S_delay为单个处理单元S_cel l加单个延时线S_net组合的延时值，称为基准S_delay。

9.根据权利要求7所述的时钟延时调整方法，其特征在于，每条所述layer均具有中心节点J，所述节点A与中心节点J相连。