[发明专利]竖直相邻器件之间带隔离部的半导体装置及电子设备

说明书

公开了一种竖直相邻器件之间带隔离部的半导体装置及包括这种半导体装置的电子设备。根据实施例，该半导体装置可以包括：衬底；依次叠置在衬底上的第一竖直型半导体器件和第二竖直型半导体器件，第一竖直型半导体器件和第二竖直型半导体器件各自包括在竖直方向上依次叠置的第一源/漏区、沟道区和第二源/漏区；以及用于电隔离第一竖直型半导体器件与第二竖直型半导体器件的隔离结构，其中，隔离结构包括pn结。

技术领域

本公开涉及半导体领域，具体地，涉及竖直相邻器件之间带隔离部的半导体装置及包括这种半导体装置的电子设备。

背景技术

在水平型器件如金属氧化物半导体场效应晶体管(MOSFET)中，源极、栅极和漏极沿大致平行于衬底表面的方向布置。由于这种布置，水平型器件不易进一步缩小。与此不同，在竖直型器件中，源极、栅极和漏极沿大致垂直于衬底表面的方向布置。因此，相对于水平型器件，竖直型器件更容易缩小。对于竖直型器件，可以通过彼此叠置来增加集成密度。在叠置的竖直型器件之间，特别是在有源区为单晶的情况下，除键合工艺之外，目前尚无有效的方法来实现电隔离。

发明内容

有鉴于此，本公开的目的至少部分地在于提供一种竖直相邻器件之间带隔离部的半导体装置及包括这种半导体装置的电子设备。

根据本公开的一个方面，提供了一种半导体装置，包括：衬底；依次叠置在衬底上的第一竖直型半导体器件和第二竖直型半导体器件，第一竖直型半导体器件和第二竖直型半导体器件各自包括在竖直方向上依次叠置的第一源/漏区、沟道区和第二源/漏区；以及用于电隔离第一竖直型半导体器件与第二竖直型半导体器件的隔离结构，其中，隔离结构包括pn结。

根据本公开的另一方面，提供了一种电子设备，包括上述半导体装置。

根据本公开的实施例，彼此叠置的竖直型半导体器件可以通过它们之间基于pn结的隔离结构而相互电隔离。pn结可以在半导体层中形成。因此，隔离结构的形成可以与竖直型半导体器件的制作兼容。

附图说明

通过以下参照附图对本公开实施例的描述，本公开的上述以及其他目的、特征和优点将更为清楚，在附图中：

图1和2示出了根据本公开实施例的制造半导体装置的流程中部分阶段的示意图；

图3和4示出了根据本公开另一实施例的制造半导体装置的流程中部分阶段的示意图；

图5和6示出了根据本公开另一实施例的制造半导体装置的流程中部分阶段的示意图；

图7和8示出了根据本公开另一实施例的制造半导体装置的流程中部分阶段的示意图；

图9和10示出了根据本公开另一实施例的制造半导体装置的流程中部分阶段的示意图；

图11和12示出了根据本公开另一实施例的制造半导体装置的流程中部分阶段的示意图；

图13和14示出了根据本公开另一实施例的制造半导体装置的流程中部分阶段的示意图；

图15示出了根据本公开另一实施例的半导体装置的示意图。

贯穿附图，相同或相似的附图标记表示相同或相似的部件。

具体实施方式

以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。