[发明专利]半导体器件及其制造方法

说明书

本发明提供了一种半导体器件及其制造方法，所述半导体器件包括：SOI衬底，包括自下向上的下层衬底、绝缘埋层和半导体层，所述半导体层中形成有器件有源区，所述器件有源区的外围环绕形成有沟槽隔离结构；栅极层，形成于所述半导体层上，所述栅极层从所述器件有源区延伸至所述沟槽隔离结构上；以及，源极区和漏极区，分别形成于所述栅极层两侧的所述器件有源区中，所述栅极层的至少一端横跨所述器件有源区与所述沟槽隔离结构的交界处的部分向所述源极区和/或所述漏极区方向延伸。本发明的技术方案使得器件有源区与沟槽隔离结构的交界处的边缘漏电得到减小，提高了半导体器件的性能。

技术领域

本发明涉及半导体集成电路制造领域，特别涉及一种半导体器件及其制造方法。

背景技术

绝缘体上半导体(SOI)结构包含下层衬底、绝缘埋层和上层半导体层，与常规的半导体衬底相比有诸多优点，例如：消除了闩锁效应、减小了器件的短沟道效应以及改善了抗辐照能力等，使得其广泛应用于射频、高压以及抗辐照等领域。

对于SOI器件来说，如何抑制浮体效应，一直是SOI器件研究的热点之一。针对浮体效应的解决措施其中之一是采用体接触的方式使体区中积累的空穴得到释放，体接触就是在绝缘埋层上方、上层半导体层底部处于电学浮空状态的体区和外部相接触，使得空穴不在该区积累。目前，常见的实现体引出的器件结构包含BTS(Body Tied to Source)结构、T型栅结构和H型栅结构等。

其中，参阅图1，图1是一种BTS结构的示意图，从图1中可看出，上层半导体层(未图示)中形成有浅沟槽隔离结构(未图示)环绕的器件有源区(未图示)，上层半导体层上形成有栅极层11，栅极层11两侧的器件有源区中分别形成有源极区12和漏极区13，在源极区12形成有体接触区14；且在向源极区12中离子注入形成体接触区14时，离子注入的范围从上层半导体层中延伸到部分区域(即图1中的A1区域)的栅极层11中，以确保形成的体接触区14与栅极层11接触。其中，长方形的栅极层11的两端从器件有源区上延伸至外围的浅沟槽隔离结构上，使得在器件有源区与浅沟槽隔离结构的交界处，晶体管的漏电大。

因此，如何降低晶体管的边缘漏电是目前亟需解决的问题。

发明内容

本发明的目的在于提供一种半导体器件及其制造方法，使得器件有源区与沟槽隔离结构的交界处的边缘漏电得到减小，提高了半导体器件的性能。

为实现上述目的，本发明提供了一种半导体器件，包括：

SOI衬底，包括自下向上的下层衬底、绝缘埋层和半导体层，所述半导体层中形成有器件有源区，所述器件有源区的外围环绕形成有沟槽隔离结构；

栅极层，形成于所述半导体层上，所述栅极层从所述器件有源区延伸至所述沟槽隔离结构上；以及，

源极区和漏极区，分别形成于所述栅极层两侧的所述器件有源区中，所述栅极层的至少一端横跨所述器件有源区与所述沟槽隔离结构的交界处的部分向所述源极区和/或所述漏极区方向延伸。

可选地，所述半导体器件还包括体接触区，形成于所述源极区中，且所述体接触区与所述栅极层接触。

可选地，所述半导体器件还包括栅极离子掺杂区，形成于所述栅极层中，且所述栅极离子掺杂区从所述栅极层的靠近所述体接触区的一侧向所述漏极区方向延伸；在所述源极区指向所述漏极区的方向上，所述体接触区与所述栅极离子掺杂区接触。

可选地，所述栅极层包括主栅和扩展栅，所述源极区和所述漏极区分别形成于所述主栅两侧的所述器件有源区中，所述主栅的至少一端的横跨所述器件有源区与所述沟槽隔离结构的交界处的部分向所述源极区和/或所述漏极区方向延伸，所述扩展栅至少从所述主栅向所述源极区方向延伸。

可选地，所述扩展栅至少从所述主栅向所述源极区方向延伸包括：