[发明专利]半导体装置

权利要求书

1.一种半导体装置，其中，包含：

半导体层，包含SiC并且包含有源部和栅极指状物部；

MIS晶体管，被形成于所述有源部并且由栅极沟槽划分为多个单位方格，各所述单位方格包含依次沿着所述栅极沟槽的侧面的第一导电型的源极区域、第二导电型的沟道区域和第一导电型的漏极区域；

多个第一栅极指状物沟槽，在所述栅极指状物部中由所述栅极沟槽的延长部构成；

栅极电极，经由栅极绝缘膜埋入到所述栅极沟槽和所述第一栅极指状物沟槽中；

第二导电型的第一底部杂质区域，被形成于所述第一栅极指状物沟槽的至少底部，所述第一底部杂质区域的底部的深度与所述沟道区域的底部的深度相同；

栅极导电层，电连接于所述第一栅极指状物沟槽以及所述栅极沟槽内的栅极电极；

源极电极，形成在所述半导体层上；

第一膜，在剖面图中在相邻的两个所述栅极沟槽之间形成在所述半导体层上，并且包含非导电性材料；以及

第一导电膜，形成在所述源极电极和所述第一膜之间，

所述源极电极具有在所述半导体层的厚度方向突出的突出部，并且，在与所述厚度方向交叉的方向由所述第一导电膜形成边界。

2.根据权利要求1所述的半导体装置，其中，

埋入到所述第一栅极指状物沟槽中的所述栅极电极具有向所述第一栅极指状物沟槽的底部的相反侧突出的突出部。

3.根据权利要求2所述的半导体装置，其中，

所述栅极电极的所述突出部具有在各所述第一栅极指状物沟槽的正上方形成的第一部分和在被相邻的所述第一栅极指状物沟槽夹持的所述半导体层的表面上形成的第二部分。

4.根据权利要求3所述的半导体装置，其中，

所述栅极导电层与所述栅极电极的所述突出部的所述第一部分以及所述第二部分直接接触。

5.根据权利要求4所述的半导体装置，其中，

所述栅极电极的所述突出部具有横穿所述突出部的所述第一部分以及所述第二部分的上表面，

所述栅极电极的所述突出部的所述上表面大致与所述第一底部杂质区域的底部平行。

6.根据权利要求1~5的任一项所述的半导体装置，其中，还包含：

被形成在相邻的所述第一栅极指状物沟槽之间并且与所述栅极沟槽一体的第二栅极指状物沟槽；以及

被形成在所述第二栅极指状物沟槽的至少底部的第二导电型的第二底部杂质区域。

7.根据权利要求6所述的半导体装置，其中，

所述第二栅极指状物沟槽沿着所述第一栅极指状物沟槽延伸。

8.根据权利要求6所述的半导体装置，其中，

所述第二栅极指状物沟槽在与所述第一栅极指状物沟槽交叉的方向上延伸。

9.根据权利要求1~5的任一项所述的半导体装置，其中，

相邻的所述第一栅极指状物沟槽之间的区域包含从一个所述第一栅极指状物沟槽到另一个所述第一栅极指状物沟槽所述半导体层的表面连续的平坦区域，

在所述平坦区域中，还包含第二导电型的表面部杂质区域。

10.根据权利要求9所述的半导体装置，其中，

所述第一底部杂质区域包含被形成为与所述表面部杂质区域相连的区域。

11.根据权利要求1~5的任一项所述的半导体装置，其中，

所述半导体层包含由宽禁带半导体构成的半导体层。

12.根据权利要求1~5的任一项所述的半导体装置，其中，

所述MIS晶体管还包含与所述沟道区域相连并且形成得比所述第一底部杂质区域深的第二导电型的区域。