[发明专利]三维存储器及其制备方法

说明书

本申请提供了一种三维存储器及其制备方法。该方法包括：在衬底上形成包括交替叠置的电介质层和第一牺牲层的叠层结构；形成贯穿叠层结构的沟道孔并在沟道孔的侧壁上依次形成功能层和沟道层，以形成沟道结构；形成贯穿至少一个第一牺牲层的顶部选择栅切口；经由顶部选择栅切口，依次去除至少一个第一牺牲层和功能层的与至少一个第一牺牲层对应的部分，以形成选择栅极间隙；在选择栅极间隙内形成第二牺牲层；以及将叠层结构内的第一牺牲层和第二牺牲层置换为包括栅极阻挡层和导电层的栅极层。该三维存储器及其制备方法能够提高顶部选择晶体管的阈值电压的稳定性，并提高顶部选择晶体管的可靠性。

技术领域

本申请涉及半导体技术领域，更具体地，涉及三维储存器及其制备方法。

背景技术

随着NAND闪存技术的发展，3D NAND架构可在不牺牲数据完整性的情况下扩展到更高的存储密度，从而实现更大的存储容量。

在3D NAND存储器中，通常由沟道结构形成存储阵列，并且沟道结构可包括在垂直方向上的多个存储单元，从而在三维方向上形成阵列布置的存储单元(cell)。每个沟道结构的两端可分别与位线(BL)和公共源极线(CSL)连接，使沟道结构能够形成电路回路。此外，沟道结构的顶部可包括至少一个顶部选择晶体管，并通过该顶部选择晶体管控制沟道结构中电路的接通或者切断。

为实现3D NAND存储器编程、读取或者擦除等操作，顶部选择晶体管通常由对应的栅极层控制。现有技术中，当对应的栅极层对顶部选择晶体管施加电压时，顶部选择晶体管会存在被编程或者擦除的风险。换言之，顶部选择晶体管的阈值电压Vt会产生漂移，从而使顶部选择晶体管的功能异常或失效，进而影响三维存储器的电气性能。

发明内容

本申请提供了一种三维存储器的制备方法。该制备方法包括：在衬底上形成包括交替叠置的电介质层和第一牺牲层的叠层结构；形成贯穿叠层结构的沟道孔并在沟道孔的侧壁上依次形成功能层和沟道层，以形成沟道结构；形成贯穿至少一个第一牺牲层的顶部选择栅切口；经由顶部选择栅切口，依次去除至少一个第一牺牲层和功能层的与至少一个第一牺牲层对应的部分，以形成选择栅极间隙；在选择栅极间隙内形成第二牺牲层；以及将叠层结构内的第一牺牲层和第二牺牲层置换为包括栅极阻挡层和导电层的栅极层。

在一些实施方式中，将叠层结构内的第一牺牲层和第二牺牲层置换为包括栅极阻挡层和导电层的栅极层的步骤可包括：形成贯穿叠层结构并延伸至衬底的栅极缝隙；经由栅极缝隙去除叠层结构内的第一牺牲层和第二牺牲层，以形成牺牲间隙；以及在牺牲间隙的内壁上形成栅极阻挡层；以及在形成有栅极阻挡层的牺牲间隙内形成导电层，以形成栅极层。

在一些实施方式中，在牺牲间隙内依次形成栅极阻挡层和导电层，以形成栅极层的步骤可包括：在栅极阻挡层和导电层之间形成粘合层。

在一些实施方式中，栅极阻挡层的材料包括氧化铝，粘合层的材料可包括氮化钛，导电层的材料可包括钨。

在一些实施方式中，将叠层结构内的第一牺牲层和第二牺牲层置换为包括栅极阻挡层和导电层的栅极层的步骤之后，该方法还可包括：在栅极缝隙的侧壁上形成隔离层；以及在形成有隔离层的栅极缝隙内填充导电材料，以形成栅极缝隙结构。

在一些实施方式中，在选择栅极间隙内形成第二牺牲层的步骤可包括：形成填充选择栅极间隙且覆盖顶部选择栅切口内壁的第二牺牲层；以及去除第二牺牲层的位于顶部选择栅切口内壁的部分。

在一些实施方式中，该方法还可包括：在顶部选择栅切口内填充电介质材料，以形成顶部选择栅切口结构。