[发明专利]延迟单元

说明书

本发明提供一种延迟单元。第一输入晶体管耦接于一供应电源以及一第一输出端之间，具有控制端用以接收一第一输入信号。第二输入晶体管耦接于上述供应电源以及一第二输出端之间，具有控制端用以接收一第二输入信号。第一镜射晶体管耦接于一可变电流源以及一接地端之间，具有控制端耦接于上述可变电流源。第二镜射晶体管耦接于上述第一输出端以及上述接地端之间，具有控制端耦接于上述可变电流源。第三镜射晶体管耦接于上述第二输出端以及上述接地端之间，具有控制端耦接于上述可变电流源。可变电容耦接于上述第一以及第二输出端之间。

技术领域

本申请涉及一种延迟单元，特别涉及一种可线性调整的延迟单元。

背景技术

在通讯系统中，当信号发生噪声干扰时，容易造成信号失真。于是，在通讯系统中，会使用补偿或是消除技术来避免信号失真。现今，在高频的通讯系统中，为了把信号能传输到更远的距离，通常会在发送端使用预强化(Pre-emphasis)或去强化(De-emphasis)的均衡技术。

预强化与去强化的目的都是提高信号中高频部分的能量，以补偿传送信道对信号的高频部分所造成的衰减。例如，预强化会保持信号的低频部分不变，并提升信号的高频部分。去强化会衰减信号的低频部分，而保持信号的高频部分。

在一些通讯系统(例如去强化电路)中，可能需要延迟单元或延迟器，用于调整信号的时序。图1A系显示一种传统的延迟单元10。延迟单元10包括P型晶体管P1-P4、N型晶体管N1与N2以及电流源20。P型晶体管P1是耦接于供应电源VCC以及正输出端17P之间，而P型晶体管P2是耦接于供应电源VCC以及负输出端17N之间。此外，P型晶体管P1的闸极是耦接于P型晶体管P2的闸极，用以接收控制电压Vctrl。P型晶体管P3是耦接于供应电源VCC以及正输出端17P之间，且P型晶体管P3的闸极是耦接于正输出端17P。P型晶体管P4是耦接于供应电源VCC以及负输出端17N之间，且P型晶体管P4的闸极是耦接于负输出端17N。P型晶体管P3与P4可以用电阻取代。N型晶体管N1是耦接于正输出端17P以及节点m1之间，而N型晶体管N2是耦接于负输出端17N以及节点m1之间。N型晶体管N1的闸极是耦接于延迟单元10的正输入端14P，并用以接收输入信号V_IP。N型晶体管N2的闸极是耦接于延迟单元10的负输入端14N，并用以接收输入信号V_IN。电流源20耦接于节点m1以及接地端GND之间。在延迟单元10中，藉由改变控制电压Vctrl，可将输入信号V_IP与V_IN延迟一延迟时间td，以分别在正输出端17P与负输出端17N提供输出信号VOP与VON。然而，当控制电压Vctrl改变时，P型晶体管P1与P2的汲极和源极之间的电阻(rds)也会跟着改变而汲极和源极之间的电导(gds)也会改变，使得控制电压Vctrl无法线性地控制延迟时间td，如第1B图所显示。如果，信号的延迟时间td无法以线性方式进行调整，则会造成信号失真。

有鉴于此，具有一种能线性调整的延迟单元，是十分重要的。

发明内容

为了解决上述技术问题，本申请的目的在于，提供一种能线性调整的延迟单元。

本申请的目的及解决其技术问题是采用以下技术方案来实现的。就其中一个观点，依据本申请提出一种延迟单元，包括一第一输入晶体管、一第二输入晶体管、一可变电流源、一第一镜射晶体管、一第二镜射晶体管、一第三镜射晶体管与可变电容。上述第一输入晶体管耦接于一供应电源以及一第一输出端之间，并具有一控制端用以接收一第一输入信号。上述第二输入晶体管耦接于上述供应电源以及一第二输出端之间，并具有一控制端用以接收一第二输入信号。上述第一镜射晶体管耦接于上述可变电流源以及一接地端之间，并具有一控制端耦接于上述可变电流源。上述第二镜射晶体管耦接于上述第一输出端以及上述接地端之间，并具有一控制端耦接于上述可变电流源。上述第三镜射晶体管耦接于上述第二输出端以及上述接地端之间，并具有一控制端耦接于上述可变电流源。上述可变电容耦接于上述第一输出端以及上述第二输出端之间。上述第一输入信号以及上述第二输入信号为一第一对差动信号。