[发明专利]一种非易失布尔逻辑两位乘法器及运算方法

权利要求书

1.一种非易失布尔逻辑两位乘法器，其特征在于，包括四个多阻态器件、选通器件和外围控制电路，所述多阻态器件的一端作为顶端电极输入端，另一端与所述选通器件的漏端相连，所述选通器件的栅端作为所述多阻态器件的字线，源端连接底端电极输入端；所述多阻态器件用于实现非易失布尔逻辑运算，并将运算结果直接以多阻态器件的阻值状态进行存储；所述选通器件用于选通四个多阻态器件中的任意一个实现逻辑运算；所述外围控制电路，用于向选通的多阻态器件施加操作信号，使所述操作信号与所述多阻态器件的阻值状态作为输入实现逻辑操作，并在进行下一步逻辑操作之前进行状态级联使得前一步的计算结果作为下一步的逻辑输入存储在所述多阻态器件中。

2.根据权利要求1所述的非易失布尔逻辑两位乘法器，其特征在于，所述多阻态器件施加输入脉冲信号后，所述多阻态器件的阻值状态发生阈值翻转。

3.根据权利要求2所述的非易失布尔逻辑两位乘法器，其特征在于，所述多阻态器件施加的输入脉冲信号为RESET输入脉冲时，所述多阻态器件转变为高阻态，计算结果对应二值逻辑“0”；所述多阻态器件施加的输入脉冲信号为SET输入脉冲时，所述多阻态器件转变为低阻态，计算结果对应二值逻辑“1”。

4.根据权利要求1所述的非易失布尔逻辑两位乘法器，其特征在于，所述逻辑操作为初始化逻辑操作时，所述外围控制电路向四个多阻态器件输入RESET输入脉冲，使得四个多阻态器件均处于高阻态。

5.根据权利要求1所述的非易失布尔逻辑两位乘法器，其特征在于，所述逻辑操作为与逻辑操作时，所述外围控制电路将被乘数转换为脉冲信号并施加至所述顶端电极输入端，乘数则以所述多阻态器件的阻值状态的形式存储在多阻态器件中，输出的结果以多阻态器件的阻值状态进行存储。

6.根据权利要求1所述的非易失布尔逻辑两位乘法器，其特征在于，所述逻辑操作为异或逻辑操作时，所述外围控制电路将逻辑输入的二值信号施加至所述顶端电极输入端，读出所述多阻态器件的初始状态，并基于所述初始状态决定输入操作为RESET操作或SET操作。

7.根据权利要求1所述的非易失布尔逻辑两位乘法器，其特征在于，所述多阻态器件为相变存储单元。

8.一种如权利要求1-7中任一所述非易失布尔逻辑两位乘法器的运算方法，其特征在于，将四个多阻态器件记为多阻态器件C₁₁、多阻态器件C₁₂、多阻态器件C₂₁和多阻态器件C₂₂，包括以下步骤：

(1)对所述多阻态器件C₁₁、多阻态器件C₁₂、多阻态器件C₂₁和多阻态器件C₂₂进行初始化操作，并在完成初始化操作后分别在多阻态器件C₁₁、多阻态器件C₁₂、多阻态器件C₂₁和多阻态器件C₂₂中写入A₀B₀、A₀B₁、A₁B₁和A₁B₀；

(2)在多阻态器件C₁₁进行一位与逻辑操作，得到A₀B₀A₁，并读出多阻态器件C₁₂和多阻态器件C₂₂中存储结果；

(3)在多阻态器件C₁₁进行一位与逻辑操作，得到A₀B₀A₁B₁，将所述步骤(2)中读出的结果在多阻态器件C₁₂进行异或操作得到A₀B₁⊕A₁B₀；

(4)读出多阻态器件C₁₁中的计算结果A₀A₁B₀B₁，并在多阻态器件C₂₂写入A₀B₀；

(5)在多阻态器件C₂₁实现异或操作，得到A₀A₁B₀B₁⊕A₁B₁。